KR200165657Y1 - 칩형 전자부품용 패키지 몰드금형구조 - Google Patents

칩형 전자부품용 패키지 몰드금형구조 Download PDF

Info

Publication number
KR200165657Y1
KR200165657Y1 KR2019970027383U KR19970027383U KR200165657Y1 KR 200165657 Y1 KR200165657 Y1 KR 200165657Y1 KR 2019970027383 U KR2019970027383 U KR 2019970027383U KR 19970027383 U KR19970027383 U KR 19970027383U KR 200165657 Y1 KR200165657 Y1 KR 200165657Y1
Authority
KR
South Korea
Prior art keywords
package
mold
resin supply
electronic component
resin
Prior art date
Application number
KR2019970027383U
Other languages
English (en)
Other versions
KR19990014060U (ko
Inventor
함홍덕
Original Assignee
권호택
대우전자부품주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 권호택, 대우전자부품주식회사 filed Critical 권호택
Priority to KR2019970027383U priority Critical patent/KR200165657Y1/ko
Publication of KR19990014060U publication Critical patent/KR19990014060U/ko
Application granted granted Critical
Publication of KR200165657Y1 publication Critical patent/KR200165657Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 고안은 칩형 전자부품용 패키지 몰드금형구조에 관한 것으로, 상형(10)과 하형(20) 사이에 형성되는 수지공급공간(22)으로 수지를 일정한 수지공급 압력으로 압출시켜 소정의 전자부품용 패키지(30)를 인서트성형시키는 칩형 전자부품용 패키지 몰드금형구조에 있어서, 일정한 수지공급 압력으로 압출되는 상기 패키지(30)가 정상적인 위치 밖으로 밀리지 않도록 수지공급공간(22)을 이루는 상기 상형(10)의 하측 내면에 밀림방지턱(12)을 단턱지게 형성함으로써, 패키지(30)의 인서트몰딩시에 수지공급 압력에 별다른 영향없이 금형의 수지공급공간(22)에서 패키지(30)가 밀리지 않게 되면서 동시에 패키지(30) 자체의 접합력이 증가될 수 있다.

Description

칩형 전자부품용 패키지 몰드금형구조(A structure for molding a package of chip type electric parts)
본 고안은 칩형 전자부품용 패키지 몰드금형구조에 관한 것으로, 보다 상세하게는 패키지 인서트몰딩시에 수지공급 압력에 의해 금형의 수지공급공간에서 패키지가 밀리면서 위치 변경되어 접합력이 떨어지게 되는 것을 막을 수 있도록 한 칩형 전자부품용 패키지 몰드금형구조에 관한 것이다.
일반적으로 칩(chip)이 내장되는 전자부품은 칩을 감싸는 패키지와 이 칩과 회로적으로 연결된 리이드프레임으로 크게 구성되어 있고, 수지물인 패키지와 프레스물인 리이드프레임은 각각 몰드금형과 프레스금형으로 성형되어 본딩작업에 의해 서로 결합되어 진다.
이러한 칩형 전자부품의 패키지가 인서트성형되는 몰드금형은 종래 기술의 경우, 도 2에서 보는 바와 같이 단면이 사각형인 패키지(130) 형상에 맞게 상형(110)과 하형(120) 사이의 수지공급공간(122)이 사각형으로 형성된다.
그런데, 상면 및 하면이 평탄면이 패키지(130)의 형상과 같이 수지공급공간(122)을 이루는 상형(110) 및 하형(120)의 각 상하 내면이 평탄면을 이루는 관계로, 상기 금형(110)(120)의 수지공급공간(122)으로 인서트몰딩되는 패키지(130)가 수지공급 압력에 의해 밀리면서 정상적인 위치에서 인서트몰딩되지 못하고 변경되면서 패키지(130) 자체의 접합력도 떨어지게 된다는 구조적인 문제점이 있었다.
이에 본 고안은 상기의 문제점을 해결하기 위해 안출된 것으로서, 패키지 인서트몰딩시에 수지공급 압력에 별다른 영향없이 금형의 수지공급공간에서 패키지가 밀리지 않도록 하여 접합력을 증가시킬 수 있도록 하는 칩형 전자부품용 패키지 몰드금형구조를 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 고안은, 상형과 하형 사이에 형성되는 수지공급공간으로 수지를 일정한 수지공급 압력으로 압출시켜 소정의 전자부품용 패키지를 인서트성형시키는 칩형 전자부품용 패키지 몰드금형구조에 있어서, 일정한 수지공급 압력으로 압출되는 상기 패키지가 정상적인 위치 밖으로 밀리지 않도록 수지공급공간을 이루는 상기 상형의 하측 내면에 밀림방지턱을 단턱지게 형성한 것을 특징으로 한다.
따라서, 상형과 하형 사이에 형성된 수지공급공간 안으로 수지가 일정한 수지공급 압력에 의해 압출되어 소정 형상의 전자부품용 패키지로 인서트성형되면서, 상형의 하측 내면에 단턱지게 형성된 밀림방지턱에 의해 정상적인 인서트위치를 벗어나지 않고 곧바로 인서트성형됨에 따라 정확한 제품의 형태가 성형됨은 물론 패키지 자체의 접합상태도 양호해질 수 있다.
도 1은 본 고안에 의한 칩형 전자부품의 패키지가 인서트몰딩되는 몰드금형 구조도.
도 2는 종래 기술에 의한 칩형 전자부품의 패키지가 인서트몰딩되는 몰드금형 구조도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 상형 12 : 밀림방지턱
20 : 하형 22 : 수지공급공간
30 : 패키지
이하, 본 고안의 바람직한 일 실시예를 첨부된 예시 도면을 참조로 하여 상세하게 설명한다.
도 1은 본 고안에 의한 칩형 전자부품의 패키지(30)가 인서트몰딩되는 몰드금형(10)(20)의 구조를 도시한 것으로, 일정한 수지공급 압력으로 압출되는 수지가 인서트성형되면서 상형(10)과 하형(20) 사이에 형성된 수지공급공간(22)의 정상적인 인서트위치 밖으로 수지인 패키지(30)가 정확하게 인서트 진행될 수 있도록 상기 상형(20)의 하측 내면에 밀림방지턱(12)이 형성되어 있다.
즉, 단면이 사각형인 패키지(30) 형상에 맞게 상형(10)과 하형(20) 사이에 수지공급공간(22)이 사각형으로 형성되며, 상기 수지공급공간(22)을 이루는 상기 상형(10)의 하측 내면 테두리부위에 중앙쪽으로 일정 높이 단턱진 밀림방지턱(12)이 형성되어 수지공급압력으로 압출되는 패키지(30)가 정확한 인서트위치로 진행되면서 금형(10)(20) 밖으로 인서트성형될 수 있도록 한다.
이와 같은 형성된 몰드금형구조에 따라, 상형(10)과 하형(20) 사이에 형성된 수지공급공간(22) 안으로 수지가 일정한 수지공급 압력에 의해 압출되면서 패키지(30) 상측부위가 상기 상형(10)의 하측 내면에 단턱지게 형성된 밀림방지턱(12)에 의해 밀리지 않고 정상적인 인서트위치로만 진행될 수 있어 제품의 형태가 항상 일정하게 성형될 수 있게 되며, 이때 상기 패키지(30) 상측부위는 상기 상형(10)의 밀림방지턱(12)과 같이 일정 높이로 단턱진 형상을 갖게 된다.
또한, 상형(10)에 형성된 밀림방지턱(12)에 의해 패키지(30)가 정상적인 인서트위치로 압출진행되면서 인서트성형됨에 따라 패키지(30) 자체의 접합상테도 양호해지게 된다.
이상에서 설명한 본 고안에 따른 칩형 전자부품용 패키지 몰드금형구조에 의하면, 패키지 인서트몰딩시에 수지공급 압력에 별다른 영향없이 금형의 수지공급공간에서 패키지가 밀리지 않으면서 정상적인 인서트위치에서 압출진행될 수 있어 항상 제품의 형상이 일정하게 인서트성형될 수 있으며, 동시에 패키지 자체의 접합력도 증가될 수 있는 효과가 제공된다.

Claims (1)

  1. 상형(10)과 하형(20) 사이에 형성되는 수지공급공간(22)으로 수지를 일정한 수지공급 압력으로 압출시켜 소정의 전자부품용 패키지(30)를 인서트성형시키는 칩형 전자부품용 패키지 몰드금형구조에 있어서, 일정한 수지공급 압력으로 압출되는 상기 패키지(30)가 정상적인 위치 밖으로 밀리지 않도록 수지공급공간(22)을 이루는 상기 상형(10)의 하측 내면에 밀림방지턱(12)을 단턱지게 형성한 것을 특징으로 하는 칩형 전자부품용 패키지 몰드금형구조.
KR2019970027383U 1997-09-30 1997-09-30 칩형 전자부품용 패키지 몰드금형구조 KR200165657Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970027383U KR200165657Y1 (ko) 1997-09-30 1997-09-30 칩형 전자부품용 패키지 몰드금형구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970027383U KR200165657Y1 (ko) 1997-09-30 1997-09-30 칩형 전자부품용 패키지 몰드금형구조

Publications (2)

Publication Number Publication Date
KR19990014060U KR19990014060U (ko) 1999-04-26
KR200165657Y1 true KR200165657Y1 (ko) 2000-01-15

Family

ID=19511234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970027383U KR200165657Y1 (ko) 1997-09-30 1997-09-30 칩형 전자부품용 패키지 몰드금형구조

Country Status (1)

Country Link
KR (1) KR200165657Y1 (ko)

Also Published As

Publication number Publication date
KR19990014060U (ko) 1999-04-26

Similar Documents

Publication Publication Date Title
US7271037B2 (en) Leadframe alteration to direct compound flow into package
WO2004093128A3 (en) Lead frame structure with aperture or groove for flip chip in a leaded molded package
KR200165657Y1 (ko) 칩형 전자부품용 패키지 몰드금형구조
US7795712B2 (en) Lead frame with non-conductive connective bar
US5811132A (en) Mold for semiconductor packages
US5293064A (en) Lead frame and method of manufacturing a semiconductor device
JPH0846119A (ja) リードフレームおよびこれを用いた半導体装置
JPH0529527A (ja) 半導体装置
US5466968A (en) Leadframe for making semiconductor devices
JP2925375B2 (ja) 電子部品におけるモールド部の成形方法
JPH05109798A (ja) 電子部品におけるモールド部の成形方法
JPH039538A (ja) 半導体装置用樹脂封止金型
KR100983304B1 (ko) 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법
JPS5992534A (ja) 樹脂封止集積回路の製造方法
KR200177346Y1 (ko) 반도체 패키지(semiconductor package)
KR200211278Y1 (ko) 반도체패키지제조용몰딩금형
JPH06224240A (ja) 樹脂モールド成形品及び金型
KR100399709B1 (ko) 반도체 조립 프레임의 제조 및 조립 방법
JPH0839617A (ja) モールド成形品およびその金型
KR0121172Y1 (ko) 플렉시블 리드프레임
KR950010016Y1 (ko) 반도체 패케지용 리드프레임의 리드빠짐 방지용 록킹구조
KR970077547A (ko) 분리된 다이패드 및 그를 이용한 반도체 칩 패키지 및 제조 방법
KR100385140B1 (ko) 에어캐비티 타입 반도체패키지의 몰딩성형용 코어
KR20010028388A (ko) 반도체 칩 패키지 몰딩 장치
JPH11111744A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20021017

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee