KR970012167A - 데이터 프리페치 방법, 캐시 라인 프리페치 방법 및 시스템 - Google Patents

데이터 프리페치 방법, 캐시 라인 프리페치 방법 및 시스템 Download PDF

Info

Publication number
KR970012167A
KR970012167A KR1019960029939A KR19960029939A KR970012167A KR 970012167 A KR970012167 A KR 970012167A KR 1019960029939 A KR1019960029939 A KR 1019960029939A KR 19960029939 A KR19960029939 A KR 19960029939A KR 970012167 A KR970012167 A KR 970012167A
Authority
KR
South Korea
Prior art keywords
line
cache
address
stream
cache line
Prior art date
Application number
KR1019960029939A
Other languages
English (en)
Other versions
KR100240911B1 (ko
Inventor
제이. 메이필드 마이클
Original Assignee
제프리 엘. 포만
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제프리 엘. 포만, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 제프리 엘. 포만
Publication of KR970012167A publication Critical patent/KR970012167A/ko
Application granted granted Critical
Publication of KR100240911B1 publication Critical patent/KR100240911B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G06F9/383—Operand prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6022—Using a prefetch buffer or dedicated prefetch cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6026—Prefetching based on access pattern detection, e.g. stride based prefetch

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

L1 및 L2 캐시와 스트림 필터 및 버퍼를 구현하는 데이타 처리 시스템에서, 캐시 라인의 프리페칭은 연속적인 방법으로 수행된다. 하나의 모드에서 데이터가 프리페치되니 않을 수도 있다. 제2모드에서, 두개의 캐시 라인이 프리페치되ㅕ, 하나의 라인은 L1 캐시내로 프리페치되고 다음 라인은 스트리 버퍼태로 프리페치된다. 제3모드에서, 둘을 초과하는 캐시 라인이 한번에 프리페치된다.

Description

데이터 프리페치 방법, 캐시 라인 프리페치 방법 및 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 구성할 수 있는 멀티프로세서 시스템을 도시한다,
제2도는 본 발명에 따라 구성할 수 있는 데이터 처리 시스템을 도시한다,
제3도는 스트림 필터 및 스트림 버퍼를 도시한다.

Claims (10)

  1. 데이터 처리 시스템(a data processing system)에서 프로세서(a processor)에 의해 사용될 가능성이 있는 데이터를 프리페치하기 위한 방법에 있어서, 상기 방법은, (a) 데이터의 라인에 대해 상기 프로세서로부터 요구(a request)를 수신하는 단계와; (b) 상기 요구에 응답하여 스트림(a stream)을 할당하는 단계와; (c) 상기 스트림내의 구성요소에 의해 표시되는 데이터의 라인에 대해 상기 프로세서로부터 후속적인 요구를 수신하는 단계와; (d) 상기 스트림내의 구성요소에 의해 표시되는 데이터의 라인에 대해 상기 프로세서로부터 상기 후속적인 요구의 함수로서 데이터의 아직 요구되지 않은 라인의 프로페칭 깊이를 제어하는 단계를 포함하는 데이터 프리페치 방법
  2. 제1항에 있어서, 상기 스트림내의 구성요소에 의해 표시되는 데이터의 라인에 대해 상기 프로세서로부터 상기 후속적인 요구의 함수로서 데이터의 아직 요구되지 않는 라인의 프리페칭 방향을 제어하는 단계를 더포함하는 데이터 프리페치 방법.
  3. 제1항에 있어서, 상기 단계(d)는, 제1동작 모드에서, 상기 스트림내의 상기 구성요소중 하나로 표시되는 데이터의 라인에 대해 상기 프로세서로부터 각각의 요구에 대한 데이터의 두 라인을 프리페치하는 단계와; 제2동작 모드에서, 상기 스트림내의 상기 구성요소중 하나로 표시되는 데이터의 라인에 대해 상기 프로세서로부터 각각의 요구에 대한 둘을 초과하는 데이터의 라인을 프리페치하는 단계를 더 포함하되, 상기 제2동작 모드는 상기 제2동작 모드에 앞서 진입되는 데이터 프리페치 방법.
  4. 제1항에 있어서, 하나 이상의 데이터의 라인은 캐시로 프리패치되고 상기 스트림은 스트림필터내에 유지되는 데이터 프리패치 방법
  5. 제4항에 있어서, 하나 이사의 데이터의 라인은 상기 프로세서 외부의 하나 이상의 버퍼내로 추론적으로 프리패치되는 데이터 프리페치 방법.
  6. 주 ㅔ모리로부터 이 주 메모리에 버스에 의해 결화ㅂ된 프로세서에 서비스하는 스트림 버퍼로 캐시 라인을 프리페치하기 위한 시스템에 있어서, 상기 시스템은, 스트림 필터와; 상기 프로세서에 결합된 캐시와; 제1캐시 라인에 대해 상기 프로세서로부터 제1요구를 수신하기 위한 수단과; 상기 제1요구에 응답하여, 상기 스트림필터내에 상기 제1캐시 라인의 어드레스에 종속되는 내용을 갖는 스트림을 할당하기 위한 수단과; 상기 제2캐시 라인에 대해 상기 프로세서로부터 제2요구를 수신하되, 상기 제2캐시 라인의 어드레스가 상기 스트림내에 포함되는 수단과; 상기 제2요구에 응답하여, 상기 메모리로부터 상기 스트림 버퍼내로 N(여기서, N은 0보다 큰 정수)개의 캐시 라인을 추론적으로 프리페치하되, 상기 N개의 프리페치된 캐시 라인의 어드레스가 상기 스트림을 따라 놓여지도록 하는 수단과; 제3캐시 랑니에 대해 상기 프로세서로부터 제3요구를 수신하되, 상기 제3캐시 라인의 어드레스가 상기 스트림내에 포함되는 수단과; 상기 제3요구에 응답하여 상기 메모리로부터 상기 스트림 버퍼내로 M(여기서, M은 N보다 큰 정수)개의 캐시 라인을 추론적으로 프리페치하되, 상기 M개의 프리페치된 캐 라인의 어드레스가 상기 스트림을 따라 놓여지도록 하는 수단을 포함하는 캐시 라인 프리페치 시스템.
  7. 제6항에 있어서 상기 스트림 버퍼내의라인은 상기 캐시내에 포함되는 캐시 라인 프리페치 시스템.
  8. 제6항에 있어서, N개의 캐시 라인을 추론적으로 프리페치하기 위한 상기 수단은 상기 시스템의 제1동작모드와 연관되고, M개의 캐시 라인을 추론적으로 프리페치하기 위한 상기 수단은 상기 시스템의 제2동작 모드와 연관되며, 상기 제1동작 모드는 상기 제2모드에 앞서 진입되고, 상기 제2동작 모드는 디스에이블될 수 있는 캐시 라인 프리페치 시스템.
  9. 제7항에 있어서, 하나 이상의 상기 스트림 버퍼의 라인은 상기 프로세서를 포함하는 칩으로부터 분리된 채 포함되는 캐시 라인 프리패치 시스템.
  10. 메모리로부터 프로세서에 의해 요구되는 캐시 라인을 추론적으로 프리페치하기 위한 방법에 있어서, 상기 방법은, 제1캐시 라인에 대해 상기 프로세서로부터 요구를 수신하는 단계와; 상기 제1캐시 라인이 상기 프로세서에 결합된 캐시내에 포함되는지를 판단하는 단계와; 상기 제1캐시 라인이 상기 프로세서에 결합된 상기 캐시내에 포함되지 않으면, 상기 제1캐시 라인의 어드레스가 스트림 필터내에 포함된 어드레스와 정합되는지를 판단하는 단계와; 상기 제1캐시 라인의 상기 어드레스가 상기 스트리 필터내에 포함된 상기 어드레스와 정합되지 않으면, 제1증가된 어드레스(a increment address)를 생성하기 위해 상기 제1캐시 라인의 상기 어드레스를 증가시키고, 상기 스트림 필터내에 상기 제1증가된 어드레스를 삽입하는 단계와; 상기 메모리로부터 상기 캐시로 상기 제1캐시 라인을 인출하는 단계와; 제2캐시 라인에 대해 상기 프로세서로부터 요구를 수신하는 단계로서, 상기 제2캐시 라인의 어드레스가 상기 제1증가된 어드레스에 대응하는 상기 수신 단계와; 상기 제2캐시 라인이 상기 캐시내에 포함되는지를 판단하는 단계와; 상기 제2캐시 라인이 상기 캐시내에 포함되지 않으면, 제2증가된 어드레스를 생성하기 위해 상기 제1증가된 어드레스를 증가시키고, 상기 스트림 필터내에 어드레스의 스트림을 할당하는 단계로서, 상기 스트림의 헤드가 상기 제2증가된 어드레스에 대응하는 어드레스를 갖는 단계와; 상기 메모리로부터 상기 캐시로 상기 제2캐시 라인 및 상기 제2증가된 어드레스에 대응하는 어드레스를 갖는 제3의 캐시 라인을 인출하는 단계와; 상기 메모리로부터 상기 스트림 버퍼의 제1라인으로 제3증가된 어드레스에 대응하는 어드레스를 갖는 제4캐시 라인을 호출하는 단계로서, 상기 제3증가된 어드레스가 상기 제23증가된 어드레스의 증가에 대응하는 단계와; 상기 제3캐시 라인에 대해 상기 프로세서로부터 요구를 수신하는 단계와; 상기 스트림의 상기 헤드가 상기 제3증가된 어드레스에 대응하는 어드레스를 갖도록 상기 스트림을 갱신하는 단계와; 상기 스트림 버퍼의 상기 제1라인으로부터 상기 캐시로 상기 제4캐시 라인을 인출하는 단계와; 상기 메모리로부터 상기 스트림 버퍼의 상기 제1라인으로 제4증가된 어드레스에 대응하는 어드레스를 갖는 제5캐시 라인을 인출하는 단계로서, 상기 제4증가된 어드레스가 상기 제3증가된 어드레스의 증가에 대응하는 단계와; 상기 제3캐시 라인에 대해 상기 프로세서로부터 요구를 수신하는 단계와; 상기 스트림의 상기 헤드가 상기 제4증가된 어드레스에 대응하는 어드레스를 갖도록 상기 스트림을 갱신하는 단계와; 상기 스트림 버퍼의 상기 제1라인으로부터 상기 캐시로 상기 제5캐시 라인을 호출하는 단계와; 상기 메모리로부터 상기 스트림 버퍼의 상기 제1라인으로 제5증가된 어드레스에 대응하는 어드레스를 갖는 제6캐시 라인을 인출하는 단계로서, 상기 제5증가된 어드레스가 상기 제4증가된 어드레스의 증가에 대응하는 단계와; 상기 메모리로부터 상기 스트림 버퍼의 제2라인으로 제6증가된 어드레스에 대응하는 어드레스를 갖는 제7캐시 라인을 인출하는 단계로서, 상기 제6증가된 어드레스가 상기 제5증가된 어드레스의 증가에 대응하는 단계와; 상기 메모리로부터 상기 스트림 버퍼의 제3라인으로 제7증가된 어드레스에 대응하는 어드레스를 갖는 제8캐시 라인을 인출하는 단계로서, 상기 제7증가된 어드레스가 상기 제6증가된 어드레스의 증가에 대응하는 단계와; 상기 제5캐시라인에 대해 상기 프로세서로부터 요구를 수신하는 단계와; 상기 스트림의 상기 헤드가 상기 제5증가된 어드레스에 대응하는 어드레스를 갖도록 상기 스트림을 갱신하는 단계와; 상기 스트림 버퍼의 상기 제1라인으로부터 상기 캐시로 상기 제6캐시 라인을 인출하는 단계와; 상기 스트림 버퍼의 상기 제2라인으로부터 상기 스트림버퍼의 상기 제1라인으로 상기 제7캐시 라인을 인출하는 단계와; 상기 스트림 버퍼의 상기 제3라인으로부터 상기 스트림 버퍼의 상기 제2라인으로 상기 제8캐시 라인을 인출하는 단계와; 상기 메모리로부터 상기 스트림 버퍼의 상기 제3라인으로 제9캐시 라인을 인출하는 단계를 포함하는 캐시 라인 프리페치 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960029939A 1995-08-24 1996-07-24 데이터 프리페치 방법, 캐시 라인 프리페치 방법 및 시스템(progressive data cache) KR100240911B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/519,031 1995-08-24
US08/519,031 US5664147A (en) 1995-08-24 1995-08-24 System and method that progressively prefetches additional lines to a distributed stream buffer as the sequentiality of the memory accessing is demonstrated
US08/519,031 1995-08-24

Publications (2)

Publication Number Publication Date
KR970012167A true KR970012167A (ko) 1997-03-29
KR100240911B1 KR100240911B1 (ko) 2000-01-15

Family

ID=24066484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029939A KR100240911B1 (ko) 1995-08-24 1996-07-24 데이터 프리페치 방법, 캐시 라인 프리페치 방법 및 시스템(progressive data cache)

Country Status (5)

Country Link
US (1) US5664147A (ko)
EP (1) EP0762288B1 (ko)
JP (1) JP3541998B2 (ko)
KR (1) KR100240911B1 (ko)
DE (1) DE69616465T2 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2290395B (en) 1994-06-10 1997-05-28 Advanced Risc Mach Ltd Interoperability with multiple instruction sets
US5897654A (en) * 1995-02-10 1999-04-27 International Business Machines Corporation Method and system for efficiently fetching from cache during a cache fill operation
US5809529A (en) * 1995-08-23 1998-09-15 International Business Machines Corporation Prefetching of committed instructions from a memory to an instruction cache
US6085291A (en) * 1995-11-06 2000-07-04 International Business Machines Corporation System and method for selectively controlling fetching and prefetching of data to a processor
US5829028A (en) * 1996-05-06 1998-10-27 Advanced Micro Devices, Inc. Data cache configured to store data in a use-once manner
US5805839A (en) * 1996-07-02 1998-09-08 Advanced Micro Devices, Inc. Efficient technique for implementing broadcasts on a system of hierarchical buses
US5796605A (en) * 1996-07-02 1998-08-18 Sun Microsystems, Inc. Extended symmetrical multiprocessor address mapping
US5958040A (en) * 1997-05-28 1999-09-28 Digital Equipment Corporation Adaptive stream buffers
US6092149A (en) * 1997-05-28 2000-07-18 Western Digital Corporation Disk drive cache system using a dynamic priority sequential stream of data segments continuously adapted according to prefetched sequential random, and repeating types of accesses
US5909694A (en) * 1997-06-12 1999-06-01 International Business Machines Corporation Multiway associative external microprocessor cache
US6260116B1 (en) 1998-07-01 2001-07-10 International Business Machines Corporation System and method for prefetching data
US6625697B1 (en) 1998-11-25 2003-09-23 Siemens Aktiengesellschaft Cache-storage device with a buffer storing prefetch data
JP3506024B2 (ja) * 1998-12-10 2004-03-15 日本電気株式会社 情報処理装置
US6542968B1 (en) * 1999-01-15 2003-04-01 Hewlett-Packard Company System and method for managing data in an I/O cache
US6473864B1 (en) * 1999-07-29 2002-10-29 Picoturbo, Inc. Method and system for providing power management to a processing system
US6446167B1 (en) * 1999-11-08 2002-09-03 International Business Machines Corporation Cache prefetching of L2 and L3
US6535962B1 (en) * 1999-11-08 2003-03-18 International Business Machines Corporation System and method for prefetching data using a hardware prefetch mechanism
US6567894B1 (en) * 1999-12-08 2003-05-20 International Business Machines Corporation Method and apparatus to prefetch sequential pages in a multi-stream environment
US6901500B1 (en) * 2000-07-28 2005-05-31 Silicon Graphics, Inc. Method and apparatus for prefetching information and storing the information in a stream buffer
US6760816B1 (en) * 2000-09-29 2004-07-06 Intel Corporation Critical loads guided data prefetching
US6782469B1 (en) 2000-09-29 2004-08-24 Intel Corporation Runtime critical load/data ordering
US6662273B1 (en) 2000-09-29 2003-12-09 Intel Corporation Least critical used replacement with critical cache
US7039766B1 (en) * 2000-10-12 2006-05-02 International Business Machines Corporation Prescheduling sequential data prefetches in a preexisting LRU cache
WO2003025755A2 (en) * 2001-09-14 2003-03-27 Seagate Technology Llc sETHOD AND SYSTEM FOR CACHE MANAGEMENT ALGORITHM SELECTION
US6675280B2 (en) 2001-11-30 2004-01-06 Intel Corporation Method and apparatus for identifying candidate virtual addresses in a content-aware prefetcher
US6954840B2 (en) 2001-11-30 2005-10-11 Intel Corporation Method and apparatus for content-aware prefetching
US7093077B2 (en) 2001-11-30 2006-08-15 Intel Corporation Method and apparatus for next-line prefetching from a predicted memory address
US7260704B2 (en) 2001-11-30 2007-08-21 Intel Corporation Method and apparatus for reinforcing a prefetch chain
US7162588B2 (en) * 2002-08-23 2007-01-09 Koninklijke Philips Electronics N.V. Processor prefetch to match memory bus protocol characteristics
US7190367B2 (en) * 2003-03-25 2007-03-13 Mitsubishi Electric Research Laboratories, Inc. Method, apparatus, and system for rendering using a progressive cache
US7055005B2 (en) * 2003-04-07 2006-05-30 Hewlett-Packard Development Company, L.P. Methods and apparatus used to retrieve data from memory into a RAM controller before such data is requested
US7051162B2 (en) * 2003-04-07 2006-05-23 Hewlett-Packard Development Company, L.P. Methods and apparatus used to retrieve data from memory before such data is requested
US7487296B1 (en) * 2004-02-19 2009-02-03 Sun Microsystems, Inc. Multi-stride prefetcher with a recurring prefetch table
US20070186050A1 (en) * 2006-02-03 2007-08-09 International Business Machines Corporation Self prefetching L2 cache mechanism for data lines
WO2007099582A1 (ja) * 2006-02-28 2007-09-07 Fujitsu Limited プリフェッチ制御装置
US20070239939A1 (en) * 2006-04-06 2007-10-11 Goodman Benjiman L Apparatus for Performing Stream Prefetch within a Multiprocessor System
US8756404B2 (en) 2006-12-11 2014-06-17 International Business Machines Corporation Cascaded delayed float/vector execution pipeline
US7917701B2 (en) * 2007-03-12 2011-03-29 Arm Limited Cache circuitry, data processing apparatus and method for prefetching data by selecting one of a first prefetch linefill operation and a second prefetch linefill operation
US9390018B2 (en) * 2012-08-17 2016-07-12 Advanced Micro Devices, Inc. Data cache prefetch hints
US9348753B2 (en) 2012-10-10 2016-05-24 Advanced Micro Devices, Inc. Controlling prefetch aggressiveness based on thrash events

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980823A (en) * 1987-06-22 1990-12-25 International Business Machines Corporation Sequential prefetching with deconfirmation
US5146578A (en) * 1989-05-01 1992-09-08 Zenith Data Systems Corporation Method of varying the amount of data prefetched to a cache memory in dependence on the history of data requests
US5317718A (en) * 1990-03-27 1994-05-31 Digital Equipment Corporation Data processing system and method with prefetch buffers
EP0457403B1 (en) * 1990-05-18 1998-01-21 Koninklijke Philips Electronics N.V. Multilevel instruction cache and method for using said cache
SE469402B (sv) * 1991-05-02 1993-06-28 Swedish Inst Of Computer Scien Foerfarande foer att haemta data till ett cache-minne
JP2881049B2 (ja) * 1991-07-30 1999-04-12 株式会社日立製作所 プリフェッチバッファ
US5353419A (en) * 1992-01-09 1994-10-04 Trustees Of The University Of Pennsylvania Memory-side driven anticipatory instruction transfer interface with processor-side instruction selection
US5371870A (en) * 1992-04-24 1994-12-06 Digital Equipment Corporation Stream buffer memory having a multiple-entry address history buffer for detecting sequential reads to initiate prefetching
IL102083A (en) * 1992-06-03 1997-01-10 Laser Ind Ltd Laser beam delivery system
US5381539A (en) * 1992-06-04 1995-01-10 Emc Corporation System and method for dynamically controlling cache management
US5410653A (en) * 1992-06-16 1995-04-25 International Business Machines Corporation Asynchronous read-ahead disk caching using multiple disk I/O processes and dynamically variable prefetch length
US5566324A (en) * 1992-12-24 1996-10-15 Ncr Corporation Computer apparatus including a main memory prefetch cache and method of operation thereof
DE69327981T2 (de) * 1993-01-21 2000-10-05 Advanced Micro Devices, Inc. Kombinierte Speicheranordnung mit einem Vorausholungspuffer und einem Cachespeicher und Verfahren zur Befehlenversorgung für eine Prozessoreinheit, das diese Anordnung benutzt.
US5586294A (en) * 1993-03-26 1996-12-17 Digital Equipment Corporation Method for increased performance from a memory stream buffer by eliminating read-modify-write streams from history buffer
US5588128A (en) * 1993-04-02 1996-12-24 Vlsi Technology, Inc. Dynamic direction look ahead read buffer
US5388247A (en) * 1993-05-14 1995-02-07 Digital Equipment Corporation History buffer control to reduce unnecessary allocations in a memory stream buffer
US5490113A (en) * 1994-06-15 1996-02-06 Digital Equipment Corporation Memory stream buffer

Also Published As

Publication number Publication date
US5664147A (en) 1997-09-02
DE69616465D1 (de) 2001-12-06
KR100240911B1 (ko) 2000-01-15
EP0762288A3 (en) 1997-03-19
EP0762288A2 (en) 1997-03-12
JPH0962573A (ja) 1997-03-07
JP3541998B2 (ja) 2004-07-14
DE69616465T2 (de) 2002-05-02
EP0762288B1 (en) 2001-10-31

Similar Documents

Publication Publication Date Title
KR970012167A (ko) 데이터 프리페치 방법, 캐시 라인 프리페치 방법 및 시스템
KR970029103A (ko) 데이터 처리 시스템 및 데이터 처리 방법
US7552302B1 (en) Ordering operation
KR970016969A (ko) 데이터 프리페치 방법 및 프로세싱 시스템
JP3816586B2 (ja) 先取り命令を生成する方法とシステム
ATE542179T1 (de) Mehrstufiges cachespeichersystem
KR970029141A (ko) 인스트럭션 프리페치 방법 및 데이터 처리 시스템
DE69228380D1 (de) Verfahren zur erhöhung der datenverarbeitungsgeschwindigkeit in einem rechnersystem
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
KR980700612A (ko) 프로세서가 전용 버스 또는 공유 버스를 통해 외부 구성요소를 액세스할 수 있도록 해 주는 방법 및 장치(a method and anapparatus for enabling a processor to access an external component through a private bus or a shared bus)
WO1989006397A3 (en) Method for prefetching vector data from memory in a memory system designed for scalar processing
WO2006038991A3 (en) System, apparatus and method for managing predictions of various access types to a memory associated with cache
JP2002297379A (ja) ハードウェアプリフェッチシステム
KR970705076A (ko) 메모리에 저장된 오정렬 데이타용 어드레스를 효율적으로 결정하는 장치 및 방법(Apparatus and Method for Efficiently Determining Addresses for Misaligned Data Stored in Memory)
KR910017286A (ko) 캐쉬 및 프리페치 버퍼를 갖는 데이타 처리 시스템 및 방법
JPS6356731A (ja) デ−タ処理装置
KR920003181A (ko) Dma 기능을 갖춘 정보처리 장치
ATE409379T1 (de) Spekulatives vorabrufen eines protokollsteuerblocks aus einer externen speichereinheit
KR940024600A (ko) 데이터처리방법 및 그 장치
KR970066889A (ko) 다중레벨 분기 예측 방법 및 장치
KR950012226A (ko) 정보 처리 시스템 및 그 동작 방법
WO2003075154A3 (en) Method of prefetching data/instructions
JP2001273137A (ja) マイクロプロセッサ
JPH10187531A (ja) キャッシュメモリのプリフェッチ方式
KR970059936A (ko) 메모리영역의 분할사용방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091005

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee