KR970012100A - 직류(dc) 프리 시켄스를 발생하기 위한 방법 및 장치 - Google Patents

직류(dc) 프리 시켄스를 발생하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR970012100A
KR970012100A KR1019960033715A KR19960033715A KR970012100A KR 970012100 A KR970012100 A KR 970012100A KR 1019960033715 A KR1019960033715 A KR 1019960033715A KR 19960033715 A KR19960033715 A KR 19960033715A KR 970012100 A KR970012100 A KR 970012100A
Authority
KR
South Korea
Prior art keywords
codeword
channel
code word
symbols
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960033715A
Other languages
English (en)
Other versions
KR100446878B1 (ko
Inventor
솔야닌 에미나
Original Assignee
케이. 이. 올슨
에이티앤드티 아이피엠 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이. 이. 올슨, 에이티앤드티 아이피엠 코포레이션 filed Critical 케이. 이. 올슨
Publication of KR970012100A publication Critical patent/KR970012100A/ko
Application granted granted Critical
Publication of KR100446878B1 publication Critical patent/KR100446878B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Dc Digital Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 임의의 블럭 디지탈 합계(block digital sum; BDS)를 가지는 코드워드에 기초하여, 채널 코드워드를 발생하는 방법 및 그의 장치를 제공하기 위한 것이다. 채널 코드워드의 각 부분은 입력심볼의 각 세트에 따라서 발생되며, 이 채널 코드워드는 입력심볼의 다른 세트에 따라 상기 부분으로부터 발생된다. 바람직하게는, 이 부분들은 심볼을 포함하는 코드워드이며, 코드워드에서의 입력 심볼의 각 세트에 대해 코드북으로부터 코드워드를 선택하고, 예를 들면, 심볼의 순서화(ordering)하고 역전시킴으로써, 채널 코드워드를 형성한다.

Description

직류(DC) 프리 시켄스를 발생하기 위한 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 방법에 따라 구현할 수 있는 시스템의 블록도,
제2도는 본 발명의 제1도 실시예에 따라 dc-프리 시켄스(dc-free sequence)를 발생하는 시스템의 블록도,

Claims (50)

  1. dc-프리 시켄스 발생방법에 있어서, 복수의 입력심볼 세트에서의 각 세트의 입력심볼에 대해서, 각각의 코드워드을 선택하는 제1단계와, 상기 선택된 코드워드와 부가세트의 입력심볼에 기초하여, 채널 시켄스를 정의하는 채널 코드워드를 발생하는 제2단계로서, 상기 정의된 채널 시켄스의 블록디지탈 합계가 제로인, 상기 제2단계를 포함하는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  2. 제1항에 있어서, 상기 제2단계가 상기 부가세트의 입력심볼에 기초하여 상기 각각의 코드워드를 순서화시키는 단계를 포함하는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  3. 제2항에 있어서, 상기 제1단계가 상기 입력심볼의 각각에 대해서, 각각의 복수의 코드워드를 포함하는 복수의 코드북 중에서 하나의 코드북을 선택하는 단계와, 상기 입력심볼의 각 세트에 기초하여, 상기 선택된 코드북에서의 코드워드 중에서 상기 각각의 코드워드를 선택하는 단계를 포함하는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  4. 제1항에 있어서, 상기 제2단계가 상기 부가세트의 입력심볼에 기초하여, 특정한 각 코드워드에서의 코드워드 심볼을 역전시키는 단계를 포함하는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  5. 제4항에 있어서, 상기 입력심볼의 각 세트에 대해서, 상기 선택된 코드워드가 단일한 코드북으로부터 선택되는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  6. 제1항에 있어서, 상기 채널 코드워드가 자기매체 상에 기록되는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  7. 제1항에 있어서, 상기 채널 코드워드가 통신채널을 통해서 전송되는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  8. dc-프리 시켄스 발생방법에 있어서, 복수세트의 입력심볼에서 각 세트의 입력심볼에 대해서, 하나 이상의 코드북세트 중으로부터 각각의 코드워드들 선택하는 제1단계로서, 상기 각 코드워드는 채널심볼을 포함하는 채널 시켄스의 각 부분을 정의하며, 상기 각 부분에서의 채널심볼은 관련된 블록디지탈 합계를 가지며, 상기 각 부분의 블록디지탈 합계의 총합은 제로인, 상기 제1단계와, 각 세트의 입력심볼에 의해 결정된 연결순서로, 상기 각각의 코드워드를 연결함으로써 채널 코드워드를 발생하는 제2단계를 포함하는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  9. 제8항에 있어서, 상기 제1단계가, 제1코드북으로부터 제1세트의 입력심볼에 대한 제1코드워드를 선택하는 단계와, 제2코드북으로부터 제2세트의 입력심볼에 대한 제2코드워드를 선택하는 단계를 더 포함하는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  10. 제10항에 있어서, 상기 제1코드워드에 의해 정의된 채널 시켄스와 각 부분에서의 채널 심볼이 x의 블록디지탈 합계를 가지며, 상기 제2코드워드에 의해 정의된 채널 시켄스의 각 부분에서의 채널 심볼이 -x의 블록디지탈 합계를 가지는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  11. 제10항에 있어서, 상기 상이한 세트의 입력심볼이 하나의 상태를 가지는 단일 비트를 포함하며, 상기 연결순서는 상기 상태에 의해서 정해지는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  12. dc-프리 시켄스 발생방법에 있어서, 복수세트의 입력심볼에서의 각 세트의 입력심볼에 대해서, 심볼을 포함하는 각각의 코드워드를 선택하는 단계와, 상이한 세트의 입력심볼에 기초하여 선택된 특정한 각 코드워드에서의 코드워드 심볼을 역전시키는 단계와, 상기 코드워드에 기초하여 채널 코드워드를 발생하는 단계로서, 상기 채널 코드워드는 채널심볼을 포함하는 채널 시켄스를 정의하며, 상기 채널 시켄스 블록디지탈 합계는 제로인, 상기 단계를 포함하는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  13. 제12항에 있어서, 상기 코드워드 발생단계가 상기 상이한 세트의 입력심볼에서의 심볼레 기초하여, 제어 코드북으로부터 제어 코드워드를 선택하는 단계로서, 상기 제어 코드워드는 각 코드워드와 동일한 수의 복수의 제어심볼을 포함하며, 상기 제어 코드북에서의 각 제어심볼을 하나의 상태를 가지는 상기 단계와, 상기 각 코드워드에 대해서, 상기 제어 코드북에서의 각각의 제어심볼의 상태에 따라 상기 선택된 코드워드에서의 심볼을 역진시키는 단계를 포함하는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  14. 제13항에 있어서, 상기 제어 코드워드가 제로의 블록 디지털 합계를 가지는 채널 시켄스를 정의하는 것을 특징으로 하는 dc-프리 시켄스 발생방법.
  15. 특정한 값의 블럭 디지탈 합계를 가지는 채널 시켄스를 정의하는 채널 코드워드를 발생하는 방법에 있어서, 복수세트의 입력심볼에서의 각 세트의 입력심볼에 대해 각각의 코드워드를 선택하는 단계로서, 상기 각각의 코드워드는 관련된 블럭 디지탈 합계를 가지는 각각의 채널 시켄스에 관련되는 단계와, 상기 각 코드워드와 상기 블럭 디지탈 합계에 기초하여, 상기 채널 코드워드를 발생하는 단계로서, 상기 채널 코드워드에 의해 정의된 상기 채널 시켄스는 상기 특정한 값과 동일한 블럭 디지탈 합계를 가지는 단계를 포함하는 것을 특징으로 하는 채널 코드워드 발생방법.
  16. 제15항에 있어서, 상기 특정한 값이 제로인 것을 특징으로 하는 채널 코드워드 발생방법.
  17. 제15항에 있어서, 상기 코드워드 선택단계가 각 세트의 입력심볼에 대해서, 상기 각각의 코드워드와 같이 코드북으로부터 코드워드를 선택하는 단계를 포함하는 것을 특징으로 하는 채널 코드워드 발생방법.
  18. 제17항에 있어서, 상기 코드워드 선택단계가 다른 제1세트의 입력심볼에 기초하여, 복수의 코드북으로부터의 하나의 코드북을 선택하는 단계로서, 상기 복수의 코드북에서의 각 코드북은 코드워드를 포함하며, 선택된 코드워드는 상기 선택된 코드북에서의 코드워드로부터 선택하는 단계를 포함하는 것을 특징으로 하는 채널 코드워드 발생방법.
  19. 제15항 또는 제18항에 있어서, 상기 채널 코드워드를 발생하는 단계가, 다른 제2세트의 입력심볼에 기초하여 상기 각각의 코드워드를 순서화하는 단계를 포함하는 것을 특징으로 하는 채널 코드워드 발생방법.
  20. 제15항 또는 제18항에 있어서, 상기 각각의 코드워드가 심볼을 포함하고, 상기 코드워드 발생단계가 다른 제2세트인 입력심볼에 기초하여 특정한 각각의 코드워드를 역진시키는 단계를 포함하는 것을 특징으로 하는 채널 코드워드 발생방법.
  21. 제19항에 있어서, 상기 순서화 단계가, 상기 다른 제2세트의 입력심볼에 기초하여, 제어심볼을 포함하는 제어 코드워드를 선택하는 단계로서, 상기 제어 코드워드에 의해 정의되는 채널 시켄스는 제로의 블럭 디지탈 합계를 가지는 단계와, 상기 선택된 제어 코드워드에서의 제어 심볼에 기초하여, 상기 각각의 코드워드를 순서화하는 단계를 포함하는 것을 특징으로 하는 채널 코드워드 발생방법.
  22. 제20항에 있어서, 상기 역전단계가, 상기 다른 제2세트의 입력심볼에 기초하여, 제어심볼을 포함하는 제어 코드워드를 선택하는 단계로서, 상기 제어 코드워드에 의해 정의된 채널 시켄스는 제로의 블럭 디지탈 합계를 가지는 단계와, 상기 선택된 제어 코드워드에서의 제어 심볼에 기초하여, 상기 각각의 코드워드에서의 심볼을 역전시키는 단계를 포함하는 것을 특징으로 하는 채널 코드워드 발생방법.
  23. 제16항에 있어서, 상기 정의된 채널 시켄스를 자기매체 상에 기록하는 단계를 더 포함하는 것을 특징으로 하는 채널 코드워드 발생방법.
  24. 제16항에 있어서, 상기 정의된 채널 시켄스를 통신채널을 통해서 전송하는 단계를 더 포함하는 것을 특징으로 하는 채널 코드워드 발생방법.
  25. 입력 코드워드의 복수의 부분에서의 각 부분에 대해, 각 세트의 출력심볼을 발생하는 단계로서, 상기 각 부분은 채널심볼을 포함하는 채널 시켄스의 대응하는 부분을 정의하며, 상기 입력 코드워드의 각 부분은 심볼을 포함하는 단계와, 상기 입력 코드워드의 각 부분에 대응하는 상기 채널 시켄스의 부분에 있어서, 채널 심볼의 블럭 디지탈 합계에 기초하여, 부가세트의 출력심볼을 발생하는 단계를 포함하는 것을 특징으로 하는 방법.
  26. 제25항에 있어서, 상기 각 세트의 출력심볼을 발생하는 단계가, 상기 각 부분의 심볼에 기초하여, 상기 입력 코드워드의 각 부분에 대해서 코드북에서의 하나 이상의 엔트리중에서 하나의 엔트리를 선택하는 단계로서, 상기 선택된 엔트리는 상기 각 세트의 출력심볼을 포함하는 단계를 포함하는 것을 특징으로 하는 방법.
  27. 제26항에 있어서, 상기 엔트리 선택단계가, 상기 부분에 대응하는 상기 채널 시켄스에서의 채널 심볼의 상기 블럭 디지탈 합계에 기초하여, 복수의 코드북 중에서 상기 코드북을 선택하는 과정을 포함하는 것을 특징으로 하는 방법.
  28. 제26항에 있어서, 네가티브의 블럭 디지탈 합계를 가지는 상기 채널 시켄스의 부분에 대해, 상기 입력 코드워드에서의 대응하는 부분의 심볼을 역전시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  29. 제26항에 있어서, 상기 입력 코드워드가 통신채널을 통해서 수신되는 것을 특징으로 하는 방법.
  30. 제25항에 있어서, 상기 입력 코드워드가 자기기록채널로부터 판독되는 것을 특징으로 하는 방법.
  31. 제25항에 있어서, 상기 입력 코드워드에서의 상기 부분에 대응하는 상기 채널 시켄스의 부분의 상기 블럭 디지탈 합계가 제로인 것을 특징으로 하는 방법.
  32. 제25항에 있어서, 상기 입력 코드워드가 상기 채널 시켄스의 제1부분을 정의하는 제1부분을 포함하며, 상기 채널 시켄스의 상기 제1부분의 블럭 디지탈 합계가 x이고, 상기 채널 시켄스의 제2부분을 정의하는 제2부분을 포함하며, 상기 채널 시켄스의 상기 제2부분의 블럭 디지탈 합계가 -x인 것을 특징으로 하는 방법.
  33. 특정한 값의 블럭 디지탈 합계를 가지는 채널 시켄스를 정의하는 채널 코드워드를 발생하는 장치에 있어서, 복수세트의 입력심볼에서의 각 세트의 입력심볼에 대해 각각의 코드워드를 선택하는 수단으로서, 상기 각각의 코드워드는 관련된 블럭 디지탈 합계를 가지는 각각의 채널 시켄스에 관련되는 상기 수단과, 상기 각 코드워드와 상기 각각의 블럭 디지탈 합계에 기초하여, 상기 채널 코드워드를 발생하는 수단으로서, 상기 채널 코드워드에 의해 정의된 상기 채널 시켄스는 상기 특정한 값과 동일한 블럭 디지탈 합계를 가지는 상기 수단을 포함하는 것을 특징으로 하는 채널 코드워드 발생장치.
  34. 제33항에 있어서, 상기 특정한 값이 제로인 것을 특징으로 하는 채널 코드워드 발생장치.
  35. 제33항에 있어서, 상기 코드워드 선택수단이 각 세트의 입력심볼에 대해서, 상기 각각의 코드워드와 같이 코드북으로부터 코드워드를 선택하는 수단을 포함하는 것을 특징으로 하는 채널 코드워드 발생장치.
  36. 제35항에 있어서, 상기 코드워드 선택수단이 다른 제1세트의 입력심볼에 기초하여, 복수의 코드북으로부터 하나의 코드북을 선택하는 수단으로서, 상기 복수의 코드북에서의 각 코드북은 코드워드를 포함하며, 선택된 코드워드는 상기 선택된 코드북에서의 코드워드로부터 선택되는 수단을 포함하는 것을 특징으로 하는 채널 코드워드 발생장치.
  37. 제33항 또는 제36항에 있어서, 상기 채널 코드워드를 발생하는 수단이, 다른 제2세트의 입력심볼에 기초하여 상기 각각의 코드워드를 순서화하는 수단을 포함하는 것을 특징으로 하는 채널 코드워드 발생장치.
  38. 제33항 또는 제36항에 있어서, 상기 각각의 코드워드가 심볼을 포함하고, 상기 코드워드 발생수단이 다른 제2세트의 입력심볼에 기초하여 특정한 각각의 코드워드를 역전시키는 단계를 포함하는 것을 특징으로 하는 채널 코드워드 발생장치.
  39. 제37항에 있어서, 상기 순서화수단이, 상기 다른 제2세트의 입력심볼에 기초하여, 제어심볼을 포함하는 제어 코드워드를 선택하는 수단으로서, 상기 제어 코드워드에 의해 정의된 채널 시켄스는 제로로 블럭 디지탈 합계를 가지는 수단과, 상기 선택된 제어 코드워드에서의 제어 심볼에 기초하여, 상기 각각의 코드워드를 순서화하는 수단과를 포함하는 것을 특징으로 하는 채널 코드워드 발생장치.
  40. 제38항에 있어서, 상기 역전수단이, 상기 다른 제2세트의 입력심볼에 기초하여, 제어심볼을 포함하는 제어 코드워드를 선택하는 수단으로서, 상기 제어 코드워드에 의해 정의된 채널 시켄스는 제로의 블럭 디지탈 합계를 가지는 수단과, 상기 선택된 제어 코드워드에서의 제어 심볼에 기초하여, 상기 각각의 코드워드에서의 심볼을 역진시키는 수단을 포함하는 것을 특징으로 하는 채널 코드워드 발생장치.
  41. 제34항에 있어서, 상기 정의된 채널 시켄스를 자기매체 상에 기록하는 수단을 더 포함하는 것을 특징으로 하는 채널 코드워드 발생장치.
  42. 제34항에 있어서, 상기 정의된 채널 시켄스를 통신채널을 통해서 전송하는 수단을 더 포함하는 것을 특징으로 하는 채널 코드워드 발생장치.
  43. 입력 코드워드의 복수의 부분에서의 각 부분에 대해, 각 세트의 출력심볼을 발생하는 수단으로서, 상기 각 부분은 채널심볼을 포함하는 채널 시켄스의 대응하는 부분을 정의하며, 상기 입력 코드워드의 각 부분은 심볼을 포함하는 수단과, 상기 입력 코드워드의 각 부분에 대응하는 상기 채널 시켄스의 부분에 있어서, 채널 심볼의 블럭 디지탈 합계에 기초하여, 부가세트의 출력심볼을 발생하는 수단과를 포함하는 것을 특징으로 하는 장치.
  44. 제43항에 있어서, 상기 각 세트의 출력심볼을 발생하는 수단이, 상기 각 부분의 심볼에 기초하여, 상기 입력 코드워드의 각 부분에 대해서 코드북에서의 하나 이상의 엔트리중에서 하나의 엔트리를 선택하는 수단으로서, 상기 선택된 엔트리는 상기 각 세트의 출력심볼을 포함하는 수단을 포함하는 것을 특징으로 하는 장치.
  45. 제44항에 있어서, 상기 엔트리 선택수단이, 상기 부분에 대응하는 상기 채널 시켄스에서의 채널 심볼의 상기 블럭 디지탈 합계에 기초하여, 복수의 코드북 중에서 상기 코드북을 선택하는 수단을 포함하는 것을 특징으로 하는 장치.
  46. 제44항에 있어서, 네가티브의 블럭 디지탈 합계를 가지는 상기 채널 시켄스의 부분에 대해, 상기 입력 코드워드에서의 대응하는 부분의 심볼을 역전시키는 수단을 더 포함하는 것을 특징으로 하는 장치.
  47. 제43항에 있어서, 상기 입력 코드워드가 통신채널을 통해서 수신되는 것을 특징으로 하는 장치.
  48. 제43항에 있어서, 상기 입력 코드워드가 자기 기록채널로부터 판독되는 것을 특징으로 하는 장치.
  49. 제43항에 있어서, 상기 입력 코드워드에서의 상기 부분에 대응하는 상기 채널 시켄스의 부분의 상기 블럭 디지탈 합계가 제로인 것을 특징으로 하는 장치.
  50. 제43항에 있어서, 상기 입력 코드워드가 상기 채널 시켄스의 제1부분을 정의하는 제1부분을 포함하며, 상기 채널 시켄스의 상기 제1부분의 블럭 디지탈 합계가 x이고, 상기 채널 시켄스의 제2부분을 정의하는 제2부분을 포함하며, 상기 채널 시켄스의 상기 제2부분의 블럭 디지탈 합계가 -x인 것을 특징으로 하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960033715A 1995-08-15 1996-08-14 입력심볼인코딩방법및장치와채널코드워드생성방법및장치 Expired - Lifetime KR100446878B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/515,445 US5608397A (en) 1995-08-15 1995-08-15 Method and apparatus for generating DC-free sequences
US08/515,445 1995-08-15

Publications (2)

Publication Number Publication Date
KR970012100A true KR970012100A (ko) 1997-03-29
KR100446878B1 KR100446878B1 (ko) 2005-01-27

Family

ID=24051375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033715A Expired - Lifetime KR100446878B1 (ko) 1995-08-15 1996-08-14 입력심볼인코딩방법및장치와채널코드워드생성방법및장치

Country Status (7)

Country Link
US (1) US5608397A (ko)
EP (1) EP0758825B1 (ko)
JP (2) JP3590209B2 (ko)
KR (1) KR100446878B1 (ko)
CA (1) CA2182428C (ko)
DE (1) DE69603053T2 (ko)
SG (1) SG43396A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997006624A1 (en) * 1995-08-03 1997-02-20 Seagate Technology, Inc. Matched spectral null encoder/decoder
US5960041A (en) * 1995-09-21 1999-09-28 Lucent Technologies Inc. Method and apparatus for generating high rate codes for recording information on a magnetic medium
US5859601A (en) * 1996-04-05 1999-01-12 Regents Of The University Of Minnesota Method and apparatus for implementing maximum transition run codes
JP2853672B2 (ja) * 1996-09-11 1999-02-03 日本電気株式会社 演算処理装置
JP3704358B2 (ja) * 1996-07-03 2005-10-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ディジタル情報信号の送信および受信
US6233289B1 (en) * 1996-07-17 2001-05-15 Seagate Technolgy, Inc. High rate trellis code for partial response channels
US5910969A (en) * 1996-11-05 1999-06-08 Lucent Technologies Inc. Method of detecting DC-free sequences
US5996110A (en) * 1996-12-16 1999-11-30 Motorola, Inc. Method and apparatus for decoding a data packet
EA001872B1 (ru) * 1997-04-08 2001-10-22 Моторола Инк. Система и способ для формирования спектра передаваемых сигналов данных
US6343101B1 (en) * 1998-01-16 2002-01-29 Ess Technology, Inc. Frame-based sign inversion method and system for spectral shaping for pulse-coded-modulation modems
JP2002533975A (ja) * 1998-12-21 2002-10-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ｎ−ビットソースワードを対応するｍ−ビットチャネルワードに符号化し、ｍ−ビットチャネルワードを対応するｎ−ビットソースワードに復号化するための装置
TR200002412T1 (tr) 1998-12-21 2001-04-20 Koninklijke Philips Electronics N.V. n-Bit kaynak kelimelerini karşılık gelen m-bit kelimelerine şifrelemek için ve m-bit kanal kelimelerini karşılık gelen n-bit kaynak kelimelerine deşifre etmek için araç.
US6140947A (en) * 1999-05-07 2000-10-31 Cirrus Logic, Inc. Encoding with economical codebook memory utilization
US6456208B1 (en) * 2000-06-30 2002-09-24 Marvell International, Ltd. Technique to construct 32/33 and other RLL codes
US6504493B1 (en) 2000-10-31 2003-01-07 Marvell International, Ltd. Method and apparatus for encoding/decoding data
US6661356B1 (en) 2001-03-05 2003-12-09 Marvell International, Ltd. Method and apparatus for DC-level constrained coding
US7286065B1 (en) 2001-03-05 2007-10-23 Marvell International Ltd. Method and apparatus for DC-level constrained coding
US6909385B2 (en) * 2001-07-09 2005-06-21 Seagate Technology Llc Method and apparatus for suppressing low frequency content in digital data
US6917313B1 (en) * 2002-01-16 2005-07-12 Marvell International Ltd. DC-free codes
CN100431033C (zh) * 2002-06-20 2008-11-05 皇家飞利浦电子股份有限公司 使用信道代码编码和解码的方法和存储数据的设备
JP3757918B2 (ja) * 2002-08-20 2006-03-22 日本電気株式会社 符号化変調方法および変調装置、復調方法および復調装置
US6867713B2 (en) * 2002-09-09 2005-03-15 Seagate Technology Llc DC free code design with state dependent mapping
WO2005020440A1 (en) * 2003-08-13 2005-03-03 Seagate Technology Llc Dc-free code design with increased distance between code words
US6989776B2 (en) * 2003-11-17 2006-01-24 Seagate Technology Llc Generation of interleaved parity code words having limited running digital sum values
US7002492B2 (en) * 2004-07-07 2006-02-21 Seagate Technology Llc High rate running digital sum-restricted code
US7579968B2 (en) 2004-07-27 2009-08-25 Nxp B.V. Encoding of data words using three or more level levels
US8139628B1 (en) 2005-01-10 2012-03-20 Marvell International Ltd. Method and device to compensate for baseline wander
US7672387B2 (en) * 2005-12-05 2010-03-02 Intel Corporation Multiple input, multiple output wireless communication system, associated methods and data structures
US10917109B1 (en) * 2020-03-06 2021-02-09 Centre National De La Recherche Scientifique Methods for storing digital data as, and for transforming digital data into, synthetic DNA
US12136456B2 (en) * 2022-08-30 2024-11-05 Micron Technology, Inc. Drift compensation for codewords in memory

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57170652A (en) * 1981-04-15 1982-10-20 Nec Corp Transmitting system for burst signal
US4833471A (en) * 1984-03-26 1989-05-23 Canon Kabushiki Kaisha Data processing apparatus
JPS6171751A (ja) * 1984-09-14 1986-04-12 Victor Co Of Japan Ltd 伝送信号送受信回路
JP2578754B2 (ja) * 1985-06-13 1997-02-05 松下電器産業株式会社 デイジタルデ−タ記録方法
US5016258A (en) * 1988-06-10 1991-05-14 Matsushita Electric Industrial Co., Ltd. Digital modulator and demodulator
US5438621A (en) * 1988-11-02 1995-08-01 Hewlett-Packard Company DC-free line code and bit and frame synchronization for arbitrary data transmission
US5022051A (en) * 1988-11-02 1991-06-04 Hewlett-Packard Company DC-free line code for arbitrary data transmission
JP2809832B2 (ja) * 1990-07-13 1998-10-15 株式会社東芝 符号変調方法
JPH04225625A (ja) * 1990-12-27 1992-08-14 Sony Corp ディジタル変調方式
JP3334810B2 (ja) * 1992-02-14 2002-10-15 ソニー株式会社 符号化方法、再生方法、および、再生装置
JPH05284035A (ja) * 1992-03-31 1993-10-29 Sony Corp 情報変換方法
JP3083011B2 (ja) * 1992-12-28 2000-09-04 キヤノン株式会社 データ記録方法及び装置
US5341134A (en) * 1992-12-30 1994-08-23 Datatape Incorporated Simple coding scheme for DC free channel codes of form M/N, where M=N-1 and M and N are positive integers
US5477222A (en) * 1993-05-04 1995-12-19 U.S. Philips Corporation Device for encoding/decoding N-bit source words into corresponding M-bit channel words, and vice versa
JP3240341B2 (ja) * 1993-07-06 2001-12-17 三菱電機株式会社 情報変換方法及び記録再生装置
US5450443A (en) * 1993-09-01 1995-09-12 International Business Machines Corporation Method and apparatus for constructing asymptotically optimal second order DC-free channel codes

Also Published As

Publication number Publication date
JPH09121169A (ja) 1997-05-06
JP2002335160A (ja) 2002-11-22
DE69603053T2 (de) 1999-12-09
KR100446878B1 (ko) 2005-01-27
EP0758825B1 (en) 1999-06-30
DE69603053D1 (de) 1999-08-05
CA2182428A1 (en) 1997-02-16
US5608397A (en) 1997-03-04
CA2182428C (en) 2000-06-13
JP3590209B2 (ja) 2004-11-17
EP0758825A1 (en) 1997-02-19
SG43396A1 (en) 1997-10-17

Similar Documents

Publication Publication Date Title
KR970012100A (ko) 직류(dc) 프리 시켄스를 발생하기 위한 방법 및 장치
Slepian Some further theory of group codes
KR100286195B1 (ko) 가변장 코드로 엔코드된 신호의 디코딩 장치
JP4501288B2 (ja) ハフマン符号の復号方法、復号装置、ハフマン符号復号用テーブルおよびその作成方法
US5023610A (en) Data compression method using textual substitution
KR950035221A (ko) 소프트 심볼 생성 방법 및 회로
IL144594A0 (en) Information additive group code generator and decoder for communication systems
CN100417028C (zh) 执行霍夫曼解码的方法
KR930020997A (ko) 디지탈 통신시스템용 가변길이 코드워드 디코드
KR940008494A (ko) 가변길이 부호 디코더
EP1060580A1 (en) Puncturing device and method for turbo encoder in mobile communication system
US4535320A (en) Method and apparatus for digital Huffman decoding
JPH0750588A (ja) ｎビットソースワード・ｍビット４チャネルワード間符号化・復号装置
JP2746109B2 (ja) ハフマン符号復号化回路
KR960016539A (ko) 상대구조를 이용한 가변장 복호화장치
ATE557391T1 (de) Modulationssystem
US20140254633A1 (en) System and method of using variable pulses for symbology
KR920019077A (ko) 디지탈 변조 방식 및 디지탈 변조 장치
US5729224A (en) Code conversion and demodulation apparatus, a method thereof, and a recording medium
KR940010800A (ko) 가변장 복호화기
JP3386638B2 (ja) 可変長符号の復号方法および装置
JP3229690B2 (ja) 可変長符号復号器
KR960028475A (ko) 다수의 부호책을 갖는 피티에스 벡터양자화 부호기
KR920003292A (ko) 디지탈 신호 변조기 및 그 변조방법
JPH06224779A (ja) コード化記号のパック及びアンパック方法及び装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960814

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010814

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19960814

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040105

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040709

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040824

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040825

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070731

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080728

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090819

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100818

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110818

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20120802

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20130801

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20140811

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20150803

Start annual number: 12

End annual number: 12

PC1801 Expiration of term