KR970008517A - 노이즈를 감소하기 위한 반도체 칩 패키지 - Google Patents
노이즈를 감소하기 위한 반도체 칩 패키지 Download PDFInfo
- Publication number
- KR970008517A KR970008517A KR1019950020796A KR19950020796A KR970008517A KR 970008517 A KR970008517 A KR 970008517A KR 1019950020796 A KR1019950020796 A KR 1019950020796A KR 19950020796 A KR19950020796 A KR 19950020796A KR 970008517 A KR970008517 A KR 970008517A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- pattern
- chip package
- lead pattern
- conductive layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
메탈 쿼드 패키지에 있어서, 상층의 도전층의 다이패드 패턴이 상층의 도전층의 전원용(또는 접지용) 리이드 패턴에 일체로 연결되고, 접지용(또는 전원용) 리이드 패턴이 비아 홀에 의해 하층의 금속층에 전기적으로 연결되어 반도체 칩 패키지 자체가 감결합 캐패시터를 갖고 있음으로써 별도의 감결합 캐패시터가 별도로 설치되지 않고도 노이즈의 감소가 이루어지고 또한 실장밀도가 증가되는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 (A)는 본 발명의 실시예에 의한 노이즈를 감소하기 위한 반도체 칩 패키지의 구조를 나타낸 평면도, 제3도 (B)는 제3도 B-B선에 따른 단면도.
Claims (8)
- 메탈 쿼드 패키지에 있어서, 하층의 도전층과; 그 하층의 도전층상에 형성되는 유전층과; 그 유전층상에 형성된, 다이패드 패턴과 리이드 패턴들 및 그 다이패드 패턴에 전기적으로 연결되어 있는 그 리이드 패턴들중 제1전압용 리이드 패턴을 갖는 상층의 도전층과; 그 하층의 도전층에 그 리이드 패턴들중 제2전압용 리이드 패턴을 전기적으로 연결하는 연결부를 포함하는 노이즈를 감소하기 위한 반도체 칩 패키지.
- 제1항에 있어서, 상기 제1전압용 리이드 패턴이 접지용 리이드 패턴이 고 상기 제2전압용 리이드 패턴이 전원용 리이드 패턴인 것을 특징으로 하는 노이즈를 감소하기 위한 반도체 칩 패키지.
- 제1항에 있어서, 상기 제1전압용 리이드 패턴이 전원용 리이드 패턴이 고 상기 제2전압을 리이드 패턴이 접지용 리이드 패턴인 것을 특징으로 하는 노이즈를 감소하기 위한 반도체 칩 패키지.
- 제3항에 있어서, 상기 제1전압용 리이드 패턴이 그 다이패드 패턴에 일체로 형성된 것을 특징으로 하는 노이즈를 감소하기 위한 반도체 칩 패키지.
- 제1항에 있어서, 상기 연결부가 상기 제2전압용 리이드 패턴과 유전층을 관통하는 비아홀(via hole)과 그 비아 홀내의 도전층으로 이루어지는 것을 특징으로 하는 노이즈를 감소하기 위한 반도체 칩 패키지.
- 제5항에 있어서, 상기 비아홀이 적어도 하나 이상인 것을 특징으로 하는 노이즈를 감소하기 위한 반도체 칩 패키지.
- 제3항에 있어서, 상기 연결부가 상기 유전층의 소정의 영역이 제거된 창과 상기 창내의 노출된 하층의 도전층을 상기 제2전압용 리이드 패턴에 전기적으로 연결하는 본딩와이어로 이루어진 것을 특징으로 하는 노이즈를 감소하기 위한 반도체 칩 패키지.
- 제1항에 있어서, 반도체 칩이 상기 다이패드 패턴상에 접착되고, 그 반도체 칩의 본딩패드들에 리이드 패턴들이 각각 대응하여 전기적으로 연결되어 자체적으로 감결합 캐패시터를 갖는 것을 특징으로 하는 노이즈를 감소하기 위한 반도체 칩 패키지.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950020796A KR0176112B1 (ko) | 1995-07-14 | 1995-07-14 | 노이즈를 감소하기 위한 반도체 칩 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950020796A KR0176112B1 (ko) | 1995-07-14 | 1995-07-14 | 노이즈를 감소하기 위한 반도체 칩 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008517A true KR970008517A (ko) | 1997-02-24 |
| KR0176112B1 KR0176112B1 (ko) | 1999-03-20 |
Family
ID=19420658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950020796A KR0176112B1 (ko) | 1995-07-14 | 1995-07-14 | 노이즈를 감소하기 위한 반도체 칩 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0176112B1 (ko) |
-
1995
- 1995-07-14 KR KR1019950020796A patent/KR0176112B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0176112B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010853A (ko) | 수지봉지형 반도체장치 | |
| KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| KR940008109A (ko) | 반도체집적회로장치 | |
| KR970024046A (ko) | 차폐 본딩 와이어를 구비하는 고주파·고밀도용 반도체 칩 패키지 | |
| KR970030750A (ko) | 반도체장치 및 그것을 사용한 전자장치 | |
| KR960035835A (ko) | 반도체장치와 그 제조방법 | |
| KR930017153A (ko) | 반도체 장치 | |
| KR970077228A (ko) | 반도체 장치 및 반도체 장치를 포함하는 구조물 | |
| KR870004507A (ko) | 수지봉지형 반도체 장치 | |
| KR970030749A (ko) | 집적 회로 패키지 | |
| KR850002173A (ko) | 집적회로 소자내의 칩 지지패드를 접지시키기 위한방법 | |
| KR940001363A (ko) | 로우 프로필 오버몰드된 패드 배열 반도체 디바이스 및 그 제조방법 | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| KR930002810B1 (ko) | 반도체장치 | |
| KR980006167A (ko) | 버텀리드 반도체 패키지 | |
| KR970008517A (ko) | 노이즈를 감소하기 위한 반도체 칩 패키지 | |
| KR910017598A (ko) | 반도체 장치의 실장 구조 | |
| KR200161172Y1 (ko) | 반도체 칩 | |
| KR930017152A (ko) | 반도체 패키지 | |
| KR920018913A (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR970030532A (ko) | 덮개형 패키지 몸체의 내측면에 도전성 패턴이 형성된 볼 그리드 어레이 패키지 | |
| KR960005969A (ko) | 반도체 패키지 | |
| KR970023921A (ko) | 신뢰성의 향상을 위한 반도체 소자의 전극 구조 | |
| KR970023917A (ko) | 와이어의 단락을 방지하기 위한 반도체 패키지 | |
| KR920010863A (ko) | 반도체장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |