KR970008354A - Manufacturing Method of Semiconductor Device Having Small Contact Hole - Google Patents

Manufacturing Method of Semiconductor Device Having Small Contact Hole Download PDF

Info

Publication number
KR970008354A
KR970008354A KR1019950023171A KR19950023171A KR970008354A KR 970008354 A KR970008354 A KR 970008354A KR 1019950023171 A KR1019950023171 A KR 1019950023171A KR 19950023171 A KR19950023171 A KR 19950023171A KR 970008354 A KR970008354 A KR 970008354A
Authority
KR
South Korea
Prior art keywords
contact hole
photoresist pattern
forming
layer
polymer layer
Prior art date
Application number
KR1019950023171A
Other languages
Korean (ko)
Inventor
이강현
정홍식
한민석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950023171A priority Critical patent/KR970008354A/en
Publication of KR970008354A publication Critical patent/KR970008354A/en

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

폴리머를 이용한 작은 콘택홀을 갖는 반도체 장치의 제조방법에 관하여 개시한다. 본 발명은 반도체 기판상에 패터닝하고자 하는 소정의 층을 형성하는 단계와, 상기 소정의 층 상에 제1콘택홀을 갖는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴이 형성된 기판의 전면에 상기 포토레지스트 패턴의 소모없이 폴리머층을 형성하는 단계와, 상기 폴리머층을 건식식각하여 상기 포토레지스트 패턴을 측벽에 스페이서를 형성한 후, 상기 포토레지스트 패턴 및 스페이서를 마스크로 상기 소정의 층을 건식식각하여 상기 제1콘택홀보다 작은 제2콘택홀을 형성하는 단계를 포함한다. 본 발명에 의하면, 폴리머층을 이용하여 사진공정의 한계해상도 이하의 스몰 콘택홀을 형성할 수 있다.A method of manufacturing a semiconductor device having a small contact hole using a polymer is disclosed. The present invention provides a method for forming a predetermined layer on a semiconductor substrate, forming a photoresist pattern having a first contact hole on the predetermined layer, and forming a photoresist pattern on the entire surface of the substrate on which the photoresist pattern is formed. Forming a polymer layer without consuming the photoresist pattern, dry etching the polymer layer to form a spacer on a sidewall of the photoresist pattern, and then drying the predetermined layer using the photoresist pattern and the spacer as a mask. Etching to form a second contact hole smaller than the first contact hole. According to the present invention, a small contact hole of less than or equal to the limit resolution of the photographic process can be formed using the polymer layer.

Description

스몰 콘택홀을 갖는 반도체 장치의 제조방법Manufacturing Method of Semiconductor Device Having Small Contact Hole

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2A도 내지 제2D도는 본 발명에 의한 스몰 콘택홀 형성방법을 나타낸 단면도들이다.2A to 2D are cross-sectional views illustrating a method for forming a small contact hole according to the present invention.

Claims (9)

반도체 기판 상에 패터닝하고자 하는 소정의 층을 형성하는 단계; 상기 소정의 층 상에 제1콘택홀을 갖는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴이 형성된 기판의 전면에 상기 포토레지스트 패턴의 소모없이 폴리머층을 형성하는 단계; 및 상기 폴리머층을 건식식각하여 상기 포토레지스트 패턴의 측벽에 스페이서를 형성한 후, 상기 포토레지스트 패턴 및 스페이서를 마스크로 상기 소정의 층을 건식식각하여 상기 제1콘택홀보다 삭은 제1콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.Forming a desired layer to be patterned on the semiconductor substrate; Forming a photoresist pattern having a first contact hole on the predetermined layer; Forming a polymer layer on the entire surface of the substrate on which the photoresist pattern is formed without exhausting the photoresist pattern; Dry etching the polymer layer to form a spacer on sidewalls of the photoresist pattern, and dry etching the predetermined layer using the photoresist pattern and the spacer as a mask to form a first contact hole that is smaller than the first contact hole. And forming the semiconductor device. 제1항에 있어서, 상기 소정의 층은 산화막인 것을 특징으로 하는 반도체 장차의 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein the predetermined layer is an oxide film. 제1항에 있어서, 상기 폴리머층은 CF4가스와 CHF3가스를 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.The method of claim 1, wherein the polymer layer is formed using CF 4 gas and CHF 3 gas. 제1항에 있어서, 상기 제2콘택홀의 크기는 상기 폴리머층의 두께에 따라 조절하는 것을 특징으로 하는 반도체 장치의 제조방법.The method of claim 1, wherein the size of the second contact hole is adjusted according to the thickness of the polymer layer. 제1항에 있어서, 상기 폴리머층 및 소정의 층의 건식식각은 반응성 이온식각(reactive ion etching) 방법을 이용하는 것을 특징으로 하는 반도체 장치의 제조방법.The method of claim 1, wherein the dry etching of the polymer layer and the predetermined layer uses a reactive ion etching method. 반도체 기판 상에 패터닝하고자 하는 소정의 층을 형성하는 단계; 상기 소정의 층 상에 제1콘택홀을 갖는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴이 형성된 기판의 전면에 상기 포토레지스트 패턴의 소모없이 폴리머층을 형성한 후, 연속하여 상기 폴리머층 및 상기 소정의 층을 건식식각하여 상기 제1콘택홀보다 작은 제2콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.Forming a desired layer to be patterned on the semiconductor substrate; Forming a photoresist pattern having a first contact hole on the predetermined layer; And forming a polymer layer on the entire surface of the substrate on which the photoresist pattern is formed without consuming the photoresist pattern, and subsequently sequentially dry etching the polymer layer and the predetermined layer to form a second contact hole smaller than the first contact hole. Forming a semiconductor device; 제6항에 있어서, 상기 폴리머층은 CF4가스와 CHF3가스를 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.The method of claim 6, wherein the polymer layer is formed using CF 4 gas and CHF 3 gas. 제6항에 있어서, 상기 제2콘택홀의 크기는 상기 폴리머층의 두께에 따라 조절하는 것을 특징으로 하는 반도체 장치의 제조방법.The method of claim 6, wherein the size of the second contact hole is adjusted according to the thickness of the polymer layer. 제6항에 있어서, 상기 폴리머층 및 소정의 층의 건식식각은 반응성 이온식각(reactive ion etching) 방법을 이용하는 것을 특징으로 하는 반도체 장치의 제조방법.The method of claim 6, wherein the dry etching of the polymer layer and the predetermined layer uses a reactive ion etching method. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950023171A 1995-07-31 1995-07-31 Manufacturing Method of Semiconductor Device Having Small Contact Hole KR970008354A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023171A KR970008354A (en) 1995-07-31 1995-07-31 Manufacturing Method of Semiconductor Device Having Small Contact Hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023171A KR970008354A (en) 1995-07-31 1995-07-31 Manufacturing Method of Semiconductor Device Having Small Contact Hole

Publications (1)

Publication Number Publication Date
KR970008354A true KR970008354A (en) 1997-02-24

Family

ID=66541276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023171A KR970008354A (en) 1995-07-31 1995-07-31 Manufacturing Method of Semiconductor Device Having Small Contact Hole

Country Status (1)

Country Link
KR (1) KR970008354A (en)

Similar Documents

Publication Publication Date Title
KR970008354A (en) Manufacturing Method of Semiconductor Device Having Small Contact Hole
KR980006032A (en) Method of forming an isolation region of a semiconductor device
KR960026297A (en) Manufacturing method of fine pattern of semiconductor device
KR940015698A (en) Fine photoresist pattern formation method
KR970023814A (en) Semiconductor Dry Etching Method
KR970018032A (en) Small contact formation method of semiconductor device
KR960030327A (en) Contact hole formation method of semiconductor device
KR940018710A (en) Method for manufacturing holographic optical element
KR970013022A (en) Method for forming contact hole in semiconductor device
KR970048998A (en) Fine pattern formation method
KR950004395A (en) Method of forming fine pattern of semiconductor device
KR970013031A (en) Method of forming contact window of semiconductor device
KR970003596A (en) Method of forming fine pattern of semiconductor device
KR970054008A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970052317A (en) Method for forming micro contact window of semiconductor device
KR950034517A (en) Method of forming conductive line in semiconductor device
KR950009923A (en) Method for manufacturing storage electrode of semiconductor device
KR970053372A (en) Device Separation Method of Semiconductor Device
KR970024216A (en) Capacitor Manufacturing Method of Semiconductor Memory Device
KR950015597A (en) Contact hole formation method of semiconductor device
KR970008365A (en) Manufacturing method of fine pattern of semiconductor device
KR970052216A (en) Contact hole formation method of semiconductor device
KR970018180A (en) Semiconductor device manufacturing method
KR960026303A (en) Fine pattern formation method
KR970053409A (en) Device Separation Method of Semiconductor Device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination