Claims (10)
반도체기판 상부레 패드산화막과, 제1질화막을 중착하는 단계와, 상기 제1질화막의 상부에 비정질실리콘층을 형성하는 단계와, 상기 비정질실리콘층의 상부에 소자분리영역을 형성하기 위한 감광막패턴을 형성하는 단계와, 상기 감광막패턴을 사용하여 비정질실리콘패턴과, 제1질화막패턴 및 패드산화막패턴을 형성하는 단계와, 상기 감광막패턴을 제거하는 단계와, 상기 구조의 전 표면에 제2질화막을 형성하는 단계와, 상기 제2질화막을 식각하여 스페이서를 형성하는 단계와, 상기 스페이서를 마스크로 상기 반도체기판을 식각하여 홈을 형성하는 단계와, 상기 비정질실리콘패턴을 제거하는 단계와, 상기 홈 부위의 반도체기판을 열산화하여 소자분리막을 형성하는 단계와, 상기 제1질화막패턴, 스페이서 및 패드산화막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.Depositing a pad oxide film and a first nitride film on a semiconductor substrate, forming an amorphous silicon layer on the first nitride film, and forming a photoresist layer on the amorphous silicon layer. Forming an amorphous silicon pattern, a first nitride film pattern and a pad oxide film pattern using the photoresist pattern, removing the photoresist pattern, and forming a second nitride film on the entire surface of the structure. Forming a spacer; forming a spacer by etching the second nitride layer; forming a groove by etching the semiconductor substrate using the spacer as a mask; removing the amorphous silicon pattern; Thermally oxidizing the semiconductor substrate to form an isolation layer, and removing the first nitride layer pattern, the spacer, and the pad oxide layer pattern. A device isolation film manufacturing method for a semiconductor device, characterized in that the.
제1항에 있어서, 상기 패드산화막은 50 내지 150Å으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.The method of claim 1, wherein the pad oxide layer is formed to have a thickness of 50 to 150 GPa.
제1항에 있어서, 상기 제1질화막은 1500 내지 2500Å으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.The method of claim 1, wherein the first nitride film is formed to have a thickness of 1500 to 2500 kV.
제1항에 있어서,상기 비정질실리콘층은 200 내지 700Å으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.The method of claim 1, wherein the amorphous silicon layer is formed at 200 to 700 GPa.
제1항에 있어서, 상기 비정질실리콘패턴과, 제1질화막패턴을 형성할 때, 플라즈마 건식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.2. The method of claim 1, wherein plasma dry etching is used to form the amorphous silicon pattern and the first nitride film pattern.
제1항에 있어서, 상기 제2질화막은 100 내지 700Å으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.The method of claim 1, wherein the second nitride film is formed to have a thickness of 100 to 700 GPa.
제1항에 있어서, 상기 스페이서를 형성할 때, 플라즈마 건식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.2. The method of claim 1, wherein plasma dry etching is used to form the spacers.
제1항에 있어서, 상기 홈을 형성할 때 반도체기판을 200 내지 1000Å 식각하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.The method of claim 1, wherein the semiconductor substrate is etched by 200 to 1000 때 when the groove is formed.
제1항에 있어서, 비정질실리콘층이 충분히 얇게 중착될 경우 상기 홈을 형성하는 공정이 생략되는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.The method of claim 1, wherein the step of forming the groove is omitted when the amorphous silicon layer is sufficiently thin.
제1항에 있어서, 상기 비정질실리콘층의 상부에 ARC막 또는 산화질화막을 형성하는 단계와, 상기 비정질실리콘층의 상부에 ARC막패턴 또는 산화질화막패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.The method of claim 1, further comprising: forming an ARC film or an oxynitride film on the amorphous silicon layer, and forming an ARC film pattern or an oxynitride film pattern on the amorphous silicon layer. A device isolation film manufacturing method of a semiconductor device.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.