Claims (6)
실리콘 기판 상부에 패드 산화막층과 질화막층을 차례로 증착하는 단계와, 전체구조 상부에 감광막을 증착한 후 소자분리 마스크를 사용하여 상기 감광막을 식각하여 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로하여 상기 질화막과 패드 산화막층을 식각하되, 하부의 실리콘 기판까지 연속적으로 식각하는 단계와, 상부의 잔류하는 감광막을 제거하는 단계와, 전체구조 상부에 스페이서 형성용 질화막을 증착하는 단계와, 상기 질화막을 전면식각하여 질화막 스페이서를 형성하는 단계와, 상기 질화막층과 질화막 스페이서를 마스크로하여 실리콘기판을 일정깊이 식각하는 단계와, 상기 질화막층과 질화막 스페이서를 식각 장벽으로하여노출된 하부 실리콘 기판을 산화시키는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.Depositing a pad oxide layer and a nitride layer on the silicon substrate in sequence; depositing a photoresist over the entire structure; forming a photoresist pattern by etching the photoresist using a device isolation mask; Etching the nitride layer and the pad oxide layer to continuously etch the silicon layer to a lower silicon substrate, removing the remaining photoresist layer, depositing a nitride layer for forming a spacer on the entire structure, Etching the silicon substrate to a predetermined depth using the nitride film layer and the nitride film spacer as masks; and forming a lower silicon substrate exposed with the nitride film spacer and the nitride film spacer as an etching barrier, Oxidation of the semiconductor element. Separation membrane production method.
제1항에 있어서 상기 감광막 패턴을 마스크로하여 하부의 질화막층과패드 산화막층을 식각한 후 노출된 실리콘 기판을 연속적으로 식각할 시, 상기 패드산화막 하부로 언더컷을 유발할 수 있도록 식각하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.The method of claim 1, further comprising etching the lower nitride layer and the pad oxide layer using the photoresist pattern as a mask to etch the underlying silicon oxide layer to etch the underlying silicon oxide layer, Of the semiconductor device.
제2항에 있어서 상기 실리콘 기판의 식각깊이는 질화막/Si 계면길이(t)의 3/2두께로 하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.3. The method according to claim 2, wherein the etching depth of the silicon substrate is 3/2 of the nitride film / Si interface length (t).
제1항에 있어서 상기 스페이서 형성용 질화막증착시 증착두께는 질화막/Si 계면길이(t)보다 적은 두께로 하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.The method for manufacturing a device isolation film of a semiconductor device according to claim 1, wherein the deposition thickness during the deposition of the spacer forming nitride film is less than the nitride film / Si interface length (t).
제4항에 있어서 상기 스페이서 형성용 질화막 증착두께는 질화막Si/ 계면길이(t)의 1/3으로 하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.5. The method according to claim 4, wherein the deposition thickness of the nitride film for forming a spacer is 1/3 of the nitride film Si / interface length (t).
제1항 또는 제2항에 있어서 상기 질화막층과 질화막 스페이서를 식각장벽으로하여 하부의 노출된 실리콘 기판을 식각할 시, 1차 실리콘 기판식각시 식각된 깊이만큼 감소시킨 깊이를 식각 목표로하여 식각하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.The method according to claim 1 or 2, wherein when the lower exposed silicon substrate is etched using the nitride film layer and the nitride film spacer as etching barriers, the etching depth is reduced by an etched depth in etching the first silicon substrate, Wherein the first insulating film is formed on the first insulating film.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.