KR970005773B1 - 충전 펌프 회로 - Google Patents

충전 펌프 회로 Download PDF

Info

Publication number
KR970005773B1
KR970005773B1 KR1019930022554A KR930022554A KR970005773B1 KR 970005773 B1 KR970005773 B1 KR 970005773B1 KR 1019930022554 A KR1019930022554 A KR 1019930022554A KR 930022554 A KR930022554 A KR 930022554A KR 970005773 B1 KR970005773 B1 KR 970005773B1
Authority
KR
South Korea
Prior art keywords
voltage
terminal
clock
booster
channel mos
Prior art date
Application number
KR1019930022554A
Other languages
English (en)
Other versions
KR940010488A (ko
Inventor
마꼬또 이노우에
Original Assignee
니뽄 덴끼 가부시끼 가이샤
세끼모또 다다히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽄 덴끼 가부시끼 가이샤, 세끼모또 다다히로 filed Critical 니뽄 덴끼 가부시끼 가이샤
Publication of KR940010488A publication Critical patent/KR940010488A/ko
Application granted granted Critical
Publication of KR970005773B1 publication Critical patent/KR970005773B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dram (AREA)

Abstract

내용없음.

Description

충전 펌프 회로
제1도는 본 발며의 제1 실시예에 따른 충전 펌프 회로의 회로도.
제2a도는 제1도에 도시된 충전 펌프 회로에 공급되는 승압된 클럭 신호의 파형도.
제2b도는 제1도에 도시된 충전 펌프 회로의 승압기 회로에 공급되는 클럭 신호의 파형도.
제2c도는 제1도에 도시된 충전 펌프 회로의 출력 전압의 파형도.
제3도는 본 발명의 제2 실시예에 따른 충전 펌프 회로도.
제4a도는 제3a도에 도시된 충전 펌프 회로에 공급되는 승압된 클럭 신호의 파형도.
제4b도는 제3도에 도시된 충전 펌프 회로의 승압기 회로에 공급되는 클럭 신호의 파형도.
제4c도는 제3도에 도시된 충전 펌프 회로의 출력 전압의 파형도.
제5도는 본 발명의 제3실시예에 따른 충전 펌프 회로도.
제6a도는 제5도에 도시된 충전 펌프 회로에 공급되는 승압된 클럭 신호의 파형도.
제6b도는 제5도에 도시된 충전 펌프 회로의 부스터 회로에 공급되는 클럭 신호의 파형도.
제6c도는 제5도에 도시된 충전 펌프 회로의 출력 전압 파형도.
제7도는 종래의 충전 펌프 회로도.
제8a도는 제7도에 도시된 충전 펌프 회로에 공급되는 승압된 클럭 신호의 파형도.
제8b도는 제7도에 도시된 충전 펌프 회로의 출력 신호 파형도.
*도면의 주요 부분에 대한 부호의 설명
100 : 부스터 클럭 구동기 101 : 제어 회로
102 : 부스터 회로 103 : 리미터
[발명의 배경]
1. 발명의 분야
본 발명은 펌프 회로(charge pump circuit)에 관한 것으로 특히 저전력 소모형의 충전 펌프 회로에 관한 것이다.
2. 관련 기술
제7도에서는 통상적인 충전 펌프 회로의 예를 도시하고 있다. 제7도에서 도시된 충전 펌프 회로는 제 8a 및 8b도에서 도시된 클럭 신호 OSc가 입력되는 부스터 커패시터 c1을 구동시키는 부스터 클럭 구동기(100)와, 부스터 커패시터 c1에 전원 전압 Vdd를 공급하는 N 채널 MOS 트랜지스터 N1 및 부스터 전압을 보유하는 커패시터 c2에 부스터 전압을 공급하는 N 채널 MOS 트랜지스터 N2로 구성된 부스터(701)와, 부스터(701)로부터 나온 부스터 전압 출력을 안정화시키는 리미터(703)를 포함하고 있다.
제7도의 충전 펌프 회로에 대한 동작을 제 8a 및 8b도를 참조하여 기술하기로 한다. 제8도는 클럭 신호 OSc의 파형을 도시하며 제8b도는 출력 저압 Vout의 파형을 도시한다.
제8a도의 클럭 신호 OSc가 전원 전압 Vdd이면, N채널 MOS 트랜지스터 N3는 턴 온되고 P 채널 MOS 트랜지스터 P3는 턴 오프된다. 따라서, 신호 라인 E3에는 접지 전위가 공급되어 진다. 부스터 커패시터 c1은 N 채널 MOS 트랜지스터 N1을 통해 임계값과 Vtn1인 것으로 가정하면 다음식으로 표현할 수 있다.
V1=2 Vdd-Vtn1 …(1)
클럭 신호 OSc가 접지 전위로 변화하면, N 채널 MOS 트랜지스터 N3는 오프되고, P 채널 MOS 트랜지스터 P3는 턴온된다. 따라서, 신호 라인 E3는 전원 전위 Vdd로 충전된다. 신호 라인 E1의 전위 V1은 용량성 결합으로 부스트되고 다음식으로 표현한다.
V1=2· Vdd-Vtn1 …(2)
전위 V1이 N 채널 MOS 트랜지스터 N1의 게이트 전위를 초과하므로, N 채널 MOS 트랜지스터 N1은 턴 오프된다. 따라서, 신호 라인 E1에 의해 충전되는 충전은 거의 전원 전압 Vdd측으로 방전되지 않는다. 또한, 신호 라인 E1의 전위가 N채널 MOS 트랜지스터 N2의 게이트에 인가되므로, N 채널 MOS 트랜지스터 N2는 턴 온되고 커패시터 c2는 충전된다. P채널 MOS 트랜지스터 P1 및 P2로 구성된 리미터(703)가 제공되지 않으면, 신호 라인 E2의 전위 Vout는 제 8b도의 점선으로 도시된 바와 같이 브스트되어 MOS 트랜지스터 N2의 임계값이 Vtn2인 것으로 가정할 때 다음의 방정식(3)으로 표현된 값에 도달한다.
VOUT=2 Vdd-Vtn1-Vtn2 …(3)
그러나, 이 전압 VOUT는(MOS 트랜지스터 P1 및 P의 임계치 Vtp1, Vtp2와 전원 전압으로 제한되는)리미터(703)에 의해 안정화되고, 제8b도의 실선으로 도시된 바와 같이 변화하여 다음의 방정식(4)로 표현되는 값에 도달한다.
VOUT=Vdd+Vtp+VTp2 …(4)
방정식 (3)의 우측과 방정식(4)의 우측간에서의 전위차 V12는 다음의 방정식(5)으로 표현된다.
V12=Vdd+Vtp1+Vtp2 …(5)
리미터(703)는 정전류원을 동작하며 전류(i)가 리미터(703)로 유입된다.
리미터(703)에서 소모되는 전력 W4는 다음의 방정식 (6)으로 표현된다.
W4-i[(Vdd-Vtn1+Vtn2)-(Vtp1+Vtp2)] …(6)
방정식 (6)에서 알 수 있는 와 같이 종래의 충전 펌프 회로에 의하면, 전원 전압이 높을수록 방정식 (3)으로 표현된 부스터 전압과 방정식 (4)로 표현된 제한되어진 전압간의 차는 더욱커져 소모가 증가하게 된다.
발명의 요약
본 발명의 목적은 저전력 충전 펌프 회로 및 저전력부스터 방법을 제공하는데 있다. 본 발명의 제 1특징에 의하면, 충전 펌프 회로는 클럭 신호에 응답하여 제 1전압(Vdd)과 제 2전압(접지) 간에서 변화하는 클럭 신호를 출력하는 부스터 클럭 구동기(100)와, 부스터 클럭 구동기에 연결되어 클럭 신호의 고레벨을 제 1전압이하로 설정하고 클럭 신호의 저레벨을 제 2전압 이상으로 설정하는 변형된 클럭 신호(V3)를 발생하는 클럭 전압 제어 회로(101,201,301)와, 클럭 전압 제어 회로에 연결되고 변형된 부스터 클럭 신호가 공급되는 부스터 커패시터(c1) 및 부스터 전압을 보유하는 부스트 전압 보유 커패시터(c2)를 가져 제 1전압을 수신하고 제 1전압 이상의 부스트 출력 전압을 발생하는 부스터 회로(102)와, 부스터 회로(102)에 연결되어 출력 전압을 안정화시키는 리미터(103)를 포함한다. 예를들어, 제 1전압은 전원 전압(Vdd)이며, 제 2전압은 접지 전압이다. 부스터 클럭 구동기(100)는 클럭 신호를 출력시키는데, 이 클럭 신호의 고레벨은 전원 전압(Vdd)이며 저레벨(접지)은 접지 전압이다.
클럭 전압 제어 회로(101,301)는 클럭 신호의 고레벨 전압을 전압 이하의 전압으로 설정하고 클럭 신호의 저레벨 전압을 접지 전압 이상으로 설정한다. 클럭 전압 제어 회로(101)는 한 단자가 부스터 클럭 구동기(100)의 출력 단자에 연결되며 다른 단자가 부스터 커패시터(c1)에 연결되어 있는 전류 경로를 갖는 제 1N 채널에 MOS 트랜지스터(N4)와, 한 단자가 제 1N채널 MOS 트랜지스터(N4)에 연결되어 있는 전류 경로를 갖는 제 2N채널 MOS 트랜지스터(N6)와, 한 단자가 게이트 및 제 2N채널 MOS 트랜지스터(N6)의 다른 단자와 게이트에 연결되어 있으며 다른 단자에는 제 1전압이 인가되어지는 전류 경로를 갖는 제 3N채널 MOS 트랜지스터(N5)를 구비한다. 클럭 전압 제어 회로(201)는 한 단자가 부스터 클럭 구동기(100)의 출력 단자에 연결되며 다른 단자가 부스터 커패시터(c1)에 연결되는 전류 경로를 갖는 제 1P채널 MOS 트랜지스터(P4)와, 한 단자가 제 1P채널 MOS 트랜지스터(P4)에 연결되는 전류 경로를 갖는 제 2P채널 MOS 트랜지스터(P6)와, 한 단자가 게이트 및 제 2P채널 MOS 트랜지스터(P6)의 전류 경로의 다른 단자와 게이트에 연결되며 다른 단자에는 제 2전압이 인가되어지는 제3P채널 MOS 트랜지스터(P5)를 구비한다. 클럭 전압 제어 회로(301)는 게이트와 클럭 전압 제어 회로(301)는 게이트와 전류 경로의 한 단자가 부스터 클럭 구동기(100)의 출력 단자 및 부스터 커패시터(c1)의 한 단자에 연결되며 전류 경로의 다른 단자에는 제2전압이 인가되어지는 제 4P채널 MOS 트랜지스터(P4)와, 게이트와 전류 경로의 한 단자가 부스터 클럭 구동기(100)의 출력 단자 및 부스터 커패시터의 한 단자에 연결되며 전류 경로의 다른 단자에는 제 1전압이 인가되어지는 제 4N 채널 MOS 트랜지스터(N4)를 구비한다.
더욱이, 본 발명에 따라 전압을 승압하는 방법은 클럭 신호에 응답하여 제 1전압(Vdd)과 제 2전압(접지)사이에서 변하는 클럭 신호를 출력하는 클럭 발생 단계와; 클럭 발생 단계에 의해 발생된 높은 레벨의 클럭 신호를 제 1전압보다 더 낮은 전압으로 변경하고 상기 낮은 레벨을 제 2전압보다 더 높은 전압으로 변경하고/하거나 변경된 클럭 신호를 발생하는 클럭 변경 단계와; 승압된 전압을 얻기 위해 변경된 클럭 신호에 의해 승압 부스터 콘덴서(c1)를 구동하고 승압된 전압 콘덴서(c2)에 의해 승압된 전압을 유지하는 승압 단계와; 승압된 단계에 의해 발생된 전압을 안정화시키는 단계로 이루어진다.
예를들어, 제 1전압은 전원 공급 전압(Vdd)이고 제 2전압된 접지 전압이다. 클럭 발생 단계는 클럭 신호를 발생하고 높은 레벨의 클럭 신호는 전원 공급 점압이고 클럭 신호의 낮은 레벨은 접지 전압이다. 클럭 변경 단계는 높은 레벨 전압의 클럭 신호를 전원 공급 전압보다 더 낮은 전압으로 변경하고/하거나 낮은 레벨 전압의 클럭 신호는 접지 전압보다 더 높은 전압으로 변경된다.
바람직한 실시예의 상세한 설명
본 발명의 제1 실시예에 따른 충전 펌프 회로의 예가 이제 도면을 참조하여 기술된다.
제1도에 도시된 충전 펌프 회로는 부스터 클럭 구동기(100), 제어 회로(101), 부스터 회로(102), 리미터(Limiter;103)를 포함한다.
부스터 클럭 구동기(100)는 N-채널 MOS 트랜지스터 (N3)와 P-채널 MOS 트랜지스터(P3)에 의해 구성된 인버터를 포함한다. 부스터 클럭 구동기(100)의 출력은 부스터 클럭 전압 제어 회로(101)에 공급된다. 부스터 클럭 전압 제어 회로(101)는 N-채널 MOS 트랜지스터(N5)를 포함하는바 이것의 소스와 게이트는 전원 공급에 연결되고 N-채널 MOS 트랜지스터(N6)를 포함하는 바 이것의 소스와 게이트는 MOS 트랜지스터(N5)의 드레인에 연결되고 N-채널 MOS 트랜지스터(N4)를 포함하는바 이것의 게이트는 N-채널 MOS 트랜지스터(N6)의 드레인에 연결된다. N-채널 MOS 트랜지스터(N4)의 소스는 부스터 클럭 구동기(100)의 출력 단자에 연결된다. N(4)의 소스는 부스터 클럭 구동기(100)의 출력 단자에 연결된다. N-채널 MOS 트랜지스터(N4)의 드레인은 부스터 회로(102)내의 부스터 콘덴서(c1)의 한 개 단자에 연결된다. 부스터 콘덴서(c1)의 다른 단자에 N-채널 MOS 트랜지스터(N1)의 드레인이 연결되고 이것의 소스와 게이트는 전원 공급와 N-채널 MOS 트랜지스터(N2)의 소스와 게이트에 연결된다. N-채널 MOS 트랜지스터(N2)와 드레인은 콘덴서(c2)에 연결되어 승압된 전위를 유지한다. N-채널 MOS 트랜지스터(N2)와 콘덴서(c2)사이의 단자는 충전 펌프 회로의 출력 단자 역할을 한다. 출력 단자에 P-채널 MOS 트랜지스터(P1,P2)로 구성된 리미터(103)가 연결된다. P-채널 MOS 트랜지스터(P2)의 소스는 접지되고 전원 공급 전압(Vdd)는 그의 게이트에 인가된다. P-채널 MOS 트랜지스터(P2)의 드레인은 P-채널 MOS 트랜지스터(P1)의 소스와 드레인에 연결된다. 제1도는 도시된 충전 펌프 회로의 동작이 이제 제2a 내지 2c도를 참고하여 기술된다. 제2a도는 클럭 신호(OSc)의 파형을 도시한다. 제2b도는 신호 라인(E3)의 전위(V3)를 도시하는 파형이다. 제2c도는 출력 전압(VOUT)의 파형을 도시한다. 제2a도에 도시된 클럭 신호(OSc)가
전원 공급 전압(Vdd)에 있을 때 N-채널 MOS 트랜지스터(N3)가 켜지고 P-채널 MOS 트랜지스터(P3)가 꺼진다. 이에 따라, 부스터 클럭 구동기(100)의 출력 단자 접지 전위에 있다. 전원 공급 전압(Vdd)으로부터의 N-채널 MOS 트랜지스터(N5, N6)의 각각의 임계값(Vtn5, Vtn6)의 합에 의해 떨어진 전압 Vdd-Vtn5-Vtn6은 부스터 클럭 전압 제어 회로(101) 내에 N-채널 MOS 트랜지스터(N6)의 드레인에 공급된다.
N-채널 MOS 트랜지스터(N4)의 소스 전위가 접지 전위에 있기에, N 채널 MOS 트랜지스터(N4)는 켜지고 신호 라인(E3)의 전압은 접지 전위 V로 있는다. 부스터 콘덴서(c1)은 N-채널 MOS 트랜지스터(N1)를 통해전원 공급 전압(Vdd)에 의해 충전된다. 신호 라인(E1)의 전위(V1)는 MOS 트랜지스터(N1)의 임계치가 Vtn으로 추정될 때 상기 방정식(1)으로 표현된다.
그리하여, 제2a도에 도시된 클럭 신호 OSc가 접지 전위로 변할 때 N-채널 MOS 트랜지스터(N3)가 가지고 P-채널 MOS 트랜지스터(P3)가 켜진다. 따라서, 부스터 클럭 구동기(100)의 출력 전압은 전원 공급 전위(Vdd)가 된다. 그러나, N-채널 MOS 트랜지스터(N4)의 게이트 전위가 Vdd-Vtn5-Vtn6으로 제한되기에 신호 라인(E3)의 전압 V3는 오직 제2b도에 도시된 식(7)으로 표현된 값으로 승압된다.
V3=Vdd-(Vtn4+Vtn5+Vtn6) …(7)
이때에, 신호 라인(E1)의 전압(V1)은 콘덴서 연결로서 승압되어 식(8)로 표시된 값에 도달한다.
V1=2 Vdd-Vtn1-(Vtn4+Vtn5+Vtn6) …(8)
승압된 전위(V1)가 N-채널 MOS 트랜지스터(N1)의 게이트 전위를 초과하기 때문에, N-채널 MOS 트랜지스터(N1)는 꺼지고 신호 라인(E1)에서 충전된 전하는 전원 공급 Vdd측으로 거의 방전하지 않는다. 더욱기, 신호 라인(E1)의 전위 V1는 N-채널 MOS 트랜지스터 N2는 턴-온 되고, 커패시터 c2는 방전된다. 만일 P-채널 MOS 트랜지스터 P1 및 P2로 구성되는 리미터(103)가 없는 경우, 신호 라인 E2로 구성되는 리미터(103)가 없는 경우, 신호 라인 E2의 전위즉, 출력 전압 VOUT는 MOS 트랜지스터 N2의 한계 값이 Vtn2라고 하고 식 (9)로 표현된 값으로 안정화될 때 제2도의 점선으로 도시된 바와같이 증가하게 된다.
VOUT=2·Vdd-Vtn1-Vtn2-(Vtn4+Vtn5+Vtn6) …(9)
하지만, 리미터(103)의 효과에 따라, 이러한 전압 VOUT는 안정화되고(전원 공급 전압과 MOS 트랜지스터 P1 및 P2의 각 한계 전압 Vtp1 및 Vtp2에 의해 제한된다.), 전압 VOUT는 제2도의 실선으로 도시된 바와 같이 변화되어 식(4)로 표시된 값에 도달하게 된다.
T=Vdd+Vtp1+Vtp2 …(4a)
식 (9)의 우측과 식(4a)의 우측간의 전위차 V12는 식(10)으로 표현된다.
V12=Vdd-Vtp1-Vtp2-Vtn1-Vtn2-(Vtn4+Vtn5+Vtn6) …(10)
리미터(103)는 일정한 전류원으로 작용하며, 전류 i는 리미터(103)로 흐른다. 리미터(103)에 의해 소실되는 전력 W1은 식(11)로 표현된다.
W1=i·(Vdd-(Vtn1+Vtn2)-(Vtp1+Vtp2)-(Vtn4+Vtn5+Vtn6) …(11)
식(6)과 식(11)을 비교함으로써 명백하게 알 수 있는 바와 같이, 본 발명에 따른 충전 펌프 회로의 리미터(103)의 소실된 전력은 종래 충전 펌프 회로 리미터의 소실 전력보다 작다. 본 발명의 제2실시예에 따른 충전 펌프 회로는 제3도와 관련하여 설명된다. 부스터 클럭 전압 제어 회로(201)가 P-채널 MOS 트랜지스터 P4, P5 및 P6을 구비한다는 점에서 제2실시예는 제1실시예와는 다르다. P-채널 MOS 트랜지스터 P5의 소스 및 게이트는 접지되있으며, 그 드레인은 P-채널 MOS 트랜지스터 P4는 부스터 클럭 구동기(100)의 출력 단자에 연결된 소스, P-채널 MOS 트렌지스터 P6 드레인에 연결된 게이트 및 부스터 회로(102)의 부스터 커패시터 c1의 한 단자에 연결된 드레인을 가진다. 제3도에 도시된 충전 펌프 회로의 동작은 제4a내지 4c도와 관련하여 설명한다. 제4a도는 클럭 신호 발진기의 파형을 나타내며, 제4b도는 신호 라인 E3의 전위 V3의 파형을 나타내고, 제4c도는 출력 전압 VOUT의 파형을 나타낸다. 제4a도에 도시된 클럭 신호 발진기가 접지 전위에 있을 경우, N-채널 MOS 트랜지스터 N3는 턴-오프되며, P-채널 MOS 트랜지스터 P3는 턴-온 된다. 따라서, 전원 공급 전압 Vdd는 부스터 클럭 구동기(100)의 출력 단자로 공급된다. P-채널 MOS 트랜지스터 P5는 P6의 각 한계 Vtp5 및 Vtp6의 합 Vtp5+Vtp6는 부스터 클럭 전압 회로(201)내의 P-채널 MOS 트랜지스터 P6의 드레인으로 공급된다. P-채널 MOS 트랜지스터 P4의소스 전위가 전원 공급 전압 Vdd에 있으므로, P-채널 MOS 트랜지스터 P4는 턴-온 되고, 신호 라인 E3의 전압 V3은 제4b도에 도시된 바와 같이 전원 공급 전압 Vdd에 있게 된다. 때문에, 제 4a도에 도시되는 클럭 신호 발진기의 레벨이 전원 공급 전압 Vdd로 변경할 때, N-채널 MOS 트랜지시트 N3는 턴-온되고, P-채널 MOS 트랜지스터 P3는 턴-오프된다. 따라서, 부스터 클럭 구동기(100)의 출력 단자는 접지 전위로 방전되어 진다. 하지만, P-채널 MOS 트랜지스터 P4의 게이트 전위가 Vtp5+Vtp6에 있으므로, 신호 라인 E3의 전압 V3만이 제4b도에 도시된 바와 같이 식(12)로 표시된 값으로 떨어지게 된다.
V3=Vtp4+Vtp5Vtp6 …(12)
따라서, 신호 라인 E3의 전압 V3은 제4b도에 도시된 바와 같이, 전원 공급 전압 Vdd와 식(12)로 표현된 값사이에서 변하게 된다. 만일 리미터(103)가 존재하지 않는다면, 신호 라인 E2 전위 VOUT는 제4c도의 점선으로 도시된 바와 같이 변화하고, 식(3)으로 표현되는 값에 도달하게 된다.
VOUT=2-Vdd-Vtn1-Vtn2-(Vtn4+Vtn5+Vtn6) …(13)
하지만, 리미터(103)의 효과에 기인하여, 전압 VOUT는 식(4a)로 표현된 값으로 안정화된다. 식(13)의 우측과 식(4a)의 우측간의 전위차 V12는 식(14)로 표현된다.
V12=Vdd-Vtp1-Vtp2-Vtn1-Vtn2-(Vtp4+Vtp5+Vtp6) …(14)
리미터(103)에 의해 소실된 전력 W2는 식(15)로 표현된다.
W1=i·{Vdd-(Vtn1+Vtn2)-(Vtp1+Vtp2)-(Vtp4+Vtp5+Vtp6) …(15)
식(6)과 식(15)를 비교함으로써 명확히 알 수 있는 바와 같이, 실시예에 따른 충전 펌프 회로의 리미터(103)의 손실된 전력은 종래 전하 펌프 회로의 리미터의 손실 전력 보다 적다. 본 발명은 제3실시예에 따른 충전 펌프 회로가 이제 제5도와 관련하여 설명한다. 부스터 클럭 전압 제어 회로(301)가 P-채널 MOS 트랜지스터 P4 및 N-채널 MOS 트랜지스터 N4를 구비한다는 점에서 제3실시예와는 다르다. P-채널 MOS 트랜지스터 P4의 소스는 접지되어 있으며, N-채널 MOS 트랜지스터 N4의 소스는 전원 공급 전압 Vdd에 인가된다. MOS 트랜지스터 P4 및 N4의 게이트는 부스트 커패시터 c1의 한 단자에 함께 연결된다. 제5도에 도시된 충전 펌프 회로의 작동은 제6a도에서 제6c도까지를 참조하여 기술된다. 제6a도는 클럭 신호 OSc의 파형이다. 제6b도는 신호 라인 E3의 전위 V3의 파형이다. 제6c도는 출력 전압 VOUT의 파형이다. 제6a도에 도시된 클럭 신호가 접지 전위에 있을 때, N-채널 MOS 트랜지스터 N3는 턴 오프되며, P-채널 MOS 트랜지스터 PS는 턴 온된다. 따라서, 부스터 클럭 구동기(100)의 출력 단자는 전원 공급 전위 Vdd에 공급된다. 이러한 이유 때문에, N-채널 MOS 트랜지스터 N4는 턴 온되고 P-채널 MOS 트랜지스터 P4는 턴 오프된다. 신호 라인 E3의 전위 V3은 N-채널 MOS 트랜지스터 N4의 임계값 Vtn4 때문에 제6b도에 도시한 바와 같이 등식(16)으로 표현한 값을 취한다.
V3=Vdd-Vtn …(16)
제6a도에 도시된 클럭 신호가 전원 공급 전위 Vdd 충전시킬 때, N-채널 MOS 트랜지스터 N3는 턴 온되고 P-채널 MOS 트랜지스터 P3는 턴 오프된다. 따라서, 부스터 클럭 구동기(100)의 출력 단자는 접지 전압의 레벨로 방전된다. 따라서, N-채널 MOS 트랜지스터 N4는 턴 오프돐고, P-채널 MOS 트랜지스터 P4는 턴 온된다. 이러한 이유 때문에, P-채널 MOS 트랜지스터 P2의 임계값이 Vtp4가 된다고 가정하면 신호 라인 E3의 전업 V3는 단지 등식(17)으로 표현된 값으로 전압 강하된다.
V3=Vtp4 …(17)
따라서, 신호 라인 E3의 전압 V3는 제6b도에 도시된 바와 같이, 등식(17)으로 표현된 전압과 등식(16)으로 표현된 전압사이에서 변화한다. 제환기(103)가 없으면, 신호라인 E의 전위, 즉 출력 전압 VOUT는 제6c도의 점선과 같이 변하며 등식(18)으로 표현된 값에 이른다.
VOUT=2·Vdd-Vtn1-Vtn2-(Vtn4+Vtp4) …(18)
그렇지만, 전압 VOUT는 리미터(103)의 효과로 인하여 등식(4a)로 표현된 값으로 안정화된다.등식(18)의 우측항과 등식(4a)의 우측 항사이의 전위치 V12는 등식(19)로 나타낸다.
V12=Vdd-Vtp1-Vtp2-Vtn2-(Vtn4+Vtp4) …(19)
리미터(103)에 의해 소실된 전원 V3는 등식(20)으로 표현된다.
W3=i{Vdd-(Vtn1+Vtn2)-(Vtp1+Vtp2)-(Vtn4+Vtp5)} …(20)
등식(6)과 (20)의 비교로부터 분명한 바와 같이, 본 실시예에 따른 충전 펌프 회로에 있는 리미터(103)의 손실된 전원은 종래 충전 펌프 회로에 있는 리미터의 손실된 전원보다 더 작다. 상기한 바와 같이, 본 발명에 제1실시예에 따른 충전펌프 회로에 있는 리미터의 손실된 전원은i(Vtn4+Vtn5+Vtn6)에 의해 제7도에 도시된 종래 충전 펌프 회로에 있는 리미터의 소실된 전원보다 더 적다. 본 발명의 제2실시예에 따라 충전 펌프 회로에 있는 리미터의 소실된 전원은 i(Vtn4+Vtn5+Vtn6)에 의해 제7도에 도시된 종래 펌프 화로에 있는 리미터의 소실된 전원보다 더 적다. 본 발명의 제3실시예에 따라 충전 펌프 회로에 있는 리미터의 소실된 전원은 i(Vtn4+Vtn4)에 의해 제7도에 도시된 종래 펌프 회로에 있는 리미터의 소실된 전원보다 더 적다. 상기한 바와 같이, 전원 공급 전압 Vdd과 접지 저압 사이의 범위내에 있는 부스터 컬럭(V3)의 진폭을 제어하기 위한 부가된 전압 제어 회로는 충전 펌프 회로의 소실된 전원이 감소되도록 한다.

Claims (13)

  1. 충전 펌프 회로에 잇어서, 클럭 신호에 응답하여 제1전압과 제2전압사이에서 변화하는 클럭 신호를 출격하는 부스터(booster)클럭 구동기와, 상기 클럭 신호의 고레벨은 제1전압보다 작은 전압으로 셋되고 및/또는 상기 클럭 신호의 저레벨은 제2전압 보다 더큰 전압으로 셋되는 수정된 클럭 신호를 발생하는 부스터 클럭 구동기에 접속된 클럭 전압 제어 회로와, 상기 클럭 전압 제어 회로에 접속되어 수정된 클럭신호를 공급하는 부스터 커패시터와, 부스터된 전압을 홀딩하고 상기 제1전압을 수신하여 상기 제1전압보다 크게 부스터된 출력 전압을 발생하는 부스터된 전압 홀딩 커패시터를 갖춘 부스터회로와, 상기 출력 전압을 안정화하는 부스터 회로에 접속된 리미터(limiter)를 구비하는 충전 펌프 회로.
  2. 제1항에 있어서, 상기 제1전압은 전원 공급 전압이며 상기 제2전압은 점지 전압이고, 상기 부스터 클럭 구동기는 클럭 신호를 출력하여 이 신호의 고레벨은 전원 공급 전압이고 저레벨은 접지 전압이며, 상기 클럭 전압 제어 회로는 클럭 신호 전압이며, 상기 클럭 전압 제어 회로는 컬걱 신호 고레벨 전압을 전원 공급 전압보다 작은 전압으로 셋팅하기 위한 회로인 충전펌프 회로.
  3. 제1항에 있어서, 상기 제1전압은 전원 공급 전압이며 제2전압은 접지 전압이고, 상기 부스터 클럭 구동기는 클럭 신호를 출격하며 이 신호의 고레벨은 전원 공급 전압이고 저레벨은 접지 전압이며, 상기 클럭 전압 제어 회로는 클럭 신호의 저레벨을 접지 전압보다 큰 전압으로 셋팅하기 위한 회로인 충전펌프 회로.
  4. 제1항에 있어서, 상기 클럭 전압 제어 회로는 상기 트랜지스터의 전류 경로중 하나의 단자는 부스터 클럭 구동기의 출격 단자에 접속되며 다른 단자는 부스터 커패스터에 접속된 제1N-채널 MOS 트랜지스터와, 상기 트랜지스터의 전류 경로증 하나의 단자는 제1N-채널 MOS 트랜지스터에 접속된 제2N-채널 MOS 트랜지스터와, 상기 트랜지스터 전류 경로증 하나의 단자는 게이트와 제2N-채널 MOS트랜지스터의 전류 경로증 다른 단자에 접속되며 상기 전류 경로의 다른 단자와 상기 트랜지스터의 게이트에 제1전압이 인가되는 제3N-채널 MOS트랜지스터를 구비하는 충전 펌프 회로.
  5. 제1항에 있어서, 상기 클럭 전압 제어 회로는, 상기 전류 경로의 하나의 단자는 부스터 클럭 구동기의 출력 단자에 접속되며 상기 전류 경로의 다른 단자는 부스터 커패시터에 접속되는 제1P채널 MOS 트랜지스터와, 전류 경로중 하나의 단자는 제1P-채널 MOS 트랜지스터에 접속된 제2P-채널 MOS 트랜지스너와, 상기 트랜지스터 전류 경로중 하나의 단자는 게이트와 제2P-채널 MOS 트랜지스터의 전류 경로중 하나워 단자에 접속되며, 상기 전류 경로의 다른 단자와 상기 트랜지스터의 게이트에 제2전압이 인가되는 제3P-채널 MOS 트랜지스터를 구비하는 충전 펌프 회로.
  6. 제1항에 있어서, 상기 클럭 전압 제어 회로는, 전류 경로의 하나의 단자와 트랜지스터의 게이트는 부스터 클럭 구동기의 출력 단자와 부스터 커패시터의 하나의 단자에 접속되며, 상기 트랜지스터 전류 경로의 다른 단자에 제2전압이 인가되는 제4P-채널 MOS 트랜지스터와, 상기 전류 경로의 하나의 단자와 트랜지스터의 게이트는 부스터 클럭 구동기의 출력 단자와 부스터 커패시터의 하나의 단자에 접속되며, 상기 트랜지스터 전류 경로의 다른 단자에 제1전압이 인가된 N-채널 MOS 트랜지스터를 구비하는 충전 펌프 회로.
  7. 제1항에 있어서, 상기 부스터 클럭 구동기는, 클럭 신호가 공급되는 게이트와, 제1전압이 인가된는 소스와, 부스터 클럭 구동기의 출력 단자에 접속된 드레인은 가지는 P-채널 MOS 트랜지스터와, 클럭 신호가 공급된 게이트와, 제2전압이 인가되는 소스와, 부스터 클럭 구동기의 출력 단자에 접속된 드레인을 갖는 N-채널 MOS트랜지스터를 구비하는 충전 펌프 회로.
  8. 제1항에 있어서, 상기 부스터 회로는, 하나의 단자가 수정된 클럭 신호를 수신하는 부스터 커패시터와, 전류 경로의 하나의 단자와 트랜지스터의 게이트에 제1전압이 인가되고, 상기 트랜지스터 전류 경로 중 다른 단자에는 부스터 커패시터의 다른 단자에 접속되는 N-채널 MOS 트랜지스터와, 전류 경로의 하나의 단자와 게이트는 부스터 커패시터의 다른 단자에 접속도고 상기 트랜지스터 전류 경로의 다른 단자는 부스터 회로의 출력단자에 접속된 N-채널 MOS 트랜지스터와, 상기 트랜지스터의 하나의 단자는 부스터 회로의 출격 단자에 접속되고 다른 단자는 소정의 전압을 수신하는 부스터-전압 홀딩 커패시터를 구비하는 충전 펌프 회로.
  9. 제1항에 있어서, 상기 리미터는, 트랜지스터 전류 경로의 하나의 단자가상기 부스터 회로의 출력 단자에 접속된 하나의 P-채널 MOS 트랜지스터와, 전류 경로의 하나의 단자는 전류 경로의 다른 단자와 하나의 P-채널 MOS 트랜지스터의 게이트에 접속되고 전류 경로의 다른 단자는 제2전압을 수신하고, 게이트는 제1전압을 수신하는 다른 P-채널 MOS 트랜지스터를 구비하는 충전 펌프회로.
  10. 전압을 부스팅 하기 위한 방법에 있어서, 클럭 신호에 응답하여 제1전압과 제2전압 사이에서 변화하는 클럭 신호를 출력하기 위한 클럭 발생 단계와, 상기 클럭 발생 단계에 의해 발생된 클럭 신호의 고레벨은 제1 전압보다 낮은 전압에서 셋되며 및/또는 상기 클럭 신호의 저레벨은 제 2전압보다 높은 전압에서 셋되는 수정된 클럭 신호를 발생하는 클럭 수정 단계와, 보스터된 전압을 얻기 위해 수정된 클럭 신호에 의해 부스터 커패시터를 구동하고 전압 홀딩 커패시터에 의해 부스터된 전압을 홀딩하는 부스팅 단계와, 부스팅 단계에 의해 발생된 전압을 안정화하는 단계를 구비하는 전압 부스팅 방법.
  11. 제10항에 있어서, 상기 제 1전압은 전원 공급 전압이고 제 2전압은 접지 전압이며, 상기 클럭 발생 단계는 고레벨인 전원 공급 전압과 저레벨은 접지 전압인 클럭 신호를 발생하며, 상기 클럭 수정 단계는 컬럭 신호의 고레벨을 전원 공급 전압보다 작은 전압으로 수정하는 전압 부스팅 방법.
  12. 제10항에 있어서, 제 1전압은 전원 공급 전압이고 제 2전압은 접지 전압이며, 상기 클럭 발생단계는 고레벨은 전원 공급 전압이고 저레벨은 접지 전압인 클럭 신호를 발생하며, 상기 클럭 수정 단계는 상기 클럭 신호의 저레벨 전압을 접지 전압보다 큰 전압으로 수정하는 전압 부스팅 방법.
  13. 제10항에 있어서, 상기 제 1전압은 전원 공급 전압이고 제 2전압은 접지 전압이며, 상기 클럭 발생 단계는 전원 공급 전압에서는 고레벨이되고 접지 레벨에서는 저레벨이 되는 클럭 신호를 발생하며, 상기 클럭 수정 단계는 클럭 신호의 고레벨 전압은 전원 공급 저압보다 적은 전압으로 수정되고 클럭 신호의 저레벨 전압은 접지 전압보다 큰 전압으로 수정되는 전압 부스팅 방법.
KR1019930022554A 1992-10-28 1993-10-28 충전 펌프 회로 KR970005773B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-313024 1992-10-28
JP4313024A JP2806717B2 (ja) 1992-10-28 1992-10-28 チャージポンプ回路

Publications (2)

Publication Number Publication Date
KR940010488A KR940010488A (ko) 1994-05-26
KR970005773B1 true KR970005773B1 (ko) 1997-04-19

Family

ID=18036305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022554A KR970005773B1 (ko) 1992-10-28 1993-10-28 충전 펌프 회로

Country Status (5)

Country Link
US (1) US5436821A (ko)
EP (1) EP0595330B1 (ko)
JP (1) JP2806717B2 (ko)
KR (1) KR970005773B1 (ko)
DE (1) DE69307098T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2639325B2 (ja) * 1993-11-30 1997-08-13 日本電気株式会社 定電圧発生回路
DE69422164T2 (de) * 1994-05-31 2000-04-20 St Microelectronics Srl Kapazitive Ladungspumpe, Bicmos Schaltung für niedrige Versorgungsspannung
US5539351A (en) * 1994-11-03 1996-07-23 Gilsdorf; Ben Circuit and method for reducing a gate volage of a transmission gate within a charge pump circuit
JP3769317B2 (ja) 1995-01-13 2006-04-26 セイコーエプソン株式会社 液晶表示装置及びその製造方法
DE69518826T2 (de) * 1995-04-14 2001-02-22 St Microelectronics Srl Spannungserhöhungsschaltung zur Erzeugung eines annähernd konstanten Spannungspegels
JP2738335B2 (ja) * 1995-04-20 1998-04-08 日本電気株式会社 昇圧回路
KR100256247B1 (ko) * 1997-06-30 2000-05-15 김영환 포지티브 챠지 펌핑 장치
US5946204A (en) * 1997-12-15 1999-08-31 Pericom Semiconductor Corp. Voltage booster with reduced Vpp current and self-timed control loop without pulse generator
FR2783617B1 (fr) * 1998-09-18 2000-12-22 St Microelectronics Sa Systeme de regulation d'une pompe de charge
JP3293577B2 (ja) 1998-12-15 2002-06-17 日本電気株式会社 チャージポンプ回路、昇圧回路及び半導体記憶装置
US6222716B1 (en) 1999-03-29 2001-04-24 Justin Chiang Power line protection devices and methods for providing overload protection to multiple outputs
US7005893B1 (en) 1999-07-19 2006-02-28 University Of Southern California High-performance clock-powered logic
KR100632951B1 (ko) 2004-09-22 2006-10-11 삼성전자주식회사 리플 안정화 기능을 갖는 고전압 발생 회로
JP4643996B2 (ja) 2005-01-24 2011-03-02 ルネサスエレクトロニクス株式会社 チャージポンプ回路及びその昇圧方法
JP5233272B2 (ja) * 2007-01-29 2013-07-10 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置及び電子機器
US8014179B2 (en) * 2008-05-29 2011-09-06 Hamilton Sundstrand Corporation Multi output voltage regulation of a synchronous generator in a power system
US8493812B2 (en) * 2010-10-28 2013-07-23 International Business Machines Corporation Boost circuit for generating an adjustable boost voltage
CN103036411B (zh) * 2012-11-30 2017-03-08 上海华虹宏力半导体制造有限公司 电荷泵电路
US9450493B2 (en) * 2013-09-04 2016-09-20 Canon Kabushiki Kaisha Voltage generating apparatus for stably controlling voltage
CN112636586A (zh) * 2020-11-12 2021-04-09 北京无线电测量研究所 一种n型开关管电源转换电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4106086A (en) * 1976-12-29 1978-08-08 Rca Corporation Voltage multiplier circuit
US4481566A (en) * 1983-04-04 1984-11-06 International Business Machines Corporation On chip charge trap compensated high voltage converter
JP2548908B2 (ja) * 1985-04-13 1996-10-30 富士通株式会社 昇圧回路
FR2619970B1 (fr) * 1987-08-26 1990-04-06 Crouzet Sa Dispositif de conversion continu-continu pour alimentation
US5008799A (en) * 1990-04-05 1991-04-16 Montalvo Antonio J Back-to-back capacitor charge pumps
JP3147395B2 (ja) * 1990-05-07 2001-03-19 セイコーエプソン株式会社 集積回路及び電子機器

Also Published As

Publication number Publication date
DE69307098T2 (de) 1997-07-31
DE69307098D1 (de) 1997-02-13
EP0595330B1 (en) 1997-01-02
JPH06153493A (ja) 1994-05-31
EP0595330A3 (en) 1994-12-14
JP2806717B2 (ja) 1998-09-30
KR940010488A (ko) 1994-05-26
EP0595330A2 (en) 1994-05-04
US5436821A (en) 1995-07-25

Similar Documents

Publication Publication Date Title
KR970005773B1 (ko) 충전 펌프 회로
US7368969B2 (en) Level shift circuit and semiconductor device
KR100259784B1 (ko) 승압 회로
US6744224B2 (en) Rush current limiting circuit for a PFM control charge pump
JPH06351229A (ja) 出力電圧安定化機能付チャージポンプ式昇圧回路
US20030011418A1 (en) Level shifting circuit
US5929679A (en) Voltage monitoring circuit capable of reducing power dissipation
US6236195B1 (en) Voltage variation correction circuit
EP2479633B1 (en) Voltage regulator with pre-charge circuit
US11356018B2 (en) Charge pump circuit configured for positive and negative voltage generation
US5627739A (en) Regulated charge pump with low noise on the well of the substrate
US6380792B1 (en) Semiconductor integrated circuit
US6191624B1 (en) Voltage comparator
US7242222B2 (en) Output circuit with reduced gate voltage swings
US5786723A (en) Voltage switching circuit for a semiconductor memory device
KR100347355B1 (ko) 승압회로및그구동방법
US20070290751A1 (en) Regulator circuit
JP2001016084A (ja) リセット回路
KR970701947A (ko) 클록 스윙을 감소시킨 저전력손실 집적회로(low loss integrated circuit with reduced clock swing)
US5854568A (en) Voltage boost circuit and operation thereof at low power supply voltages
JPH0430207B2 (ko)
KR100316982B1 (ko) 2개의 ｎ-채널 ｍｏｓ 트랜지스터로 구성된 푸시풀형 출력회로를 갖는 반도체 메모리 장치
KR100218333B1 (ko) 부트-스트랩프 회로
US7119626B2 (en) Oscillation circuit and operation method thereof
JP2000099171A (ja) 電源回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010327

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee