KR970004643A - 타이밍이 조정 가능한 비디오 신호 생성기 - Google Patents
타이밍이 조정 가능한 비디오 신호 생성기 Download PDFInfo
- Publication number
- KR970004643A KR970004643A KR1019950017545A KR19950017545A KR970004643A KR 970004643 A KR970004643 A KR 970004643A KR 1019950017545 A KR1019950017545 A KR 1019950017545A KR 19950017545 A KR19950017545 A KR 19950017545A KR 970004643 A KR970004643 A KR 970004643A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input
- timing
- video
- video signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Synchronizing For Television (AREA)
Abstract
본 발명은 타이밍이 조정 가능한 비디오 신호 생성기에 관한 것으로, 입력된 비디오 신호내에 있는 수평 동기 신호를 검출하여 출력(Sync_Pulse)하는 동기 신호 검출기(10)와, 리세트 신호가 입력될 때까지 시스템 클럭(SYSTEM_CLOCK)을 클럭입력(CLK)으로 받아 업-카운팅하는 카운터(20)와, 외부로부터 데이터를 주고 받음으로써 비디오 타이밍 신호의 포인터를 결정하여 출력하는 두 개의 프로그래머블 포인터(30, 31)와, 입력된 두 개의 신호를 비교하여 두 신호가 같을 경우 논리 '1'을 출력하는 두 개의 비교기(40, 41)와, 타이밍 신호(VideoTIMING_SIGNAL)를 발생시켜 출력하는 타이밍 신호 발생 수단(50)으로 구성되었으며, 디지털 처리된 비디오 신호를 받아서 비디오 신호를 이루는 각 부분에 해당하는 타이밍 신호를 비디오 신호의 동기 신호에 동기시켜 생성함과 동시에, 각 응용 부분에 따라 차별화하여 적용할 수 있게 하기 위해서 생성되는 타이밍 신호들의 발생 포인트 및 신호의 길이 및 신호의 갯수를 조정가능케 하도록 타이밍이 조정가능한 비디오 신호 생성기에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 타이밍이 조정 가능한 비디오 신호 생성기를 나타낸 블럭도이다.
Claims (5)
- 디지탈 처리된 비디오 신호(VIN<8 : 0)를 입력으로 받아, 입력된 비디오 신호내에 있는 수평 동기 신호를 검출하여 출력(Sync_Pulse)하는 동기 신호 검출기(10)와; 상기 동기 신호 검출기(10)로부터 출력된 동기 신호를 리세트 입력(RESET)으로 받아 리세트시키며, 다음 리세트 신호가 입력될 때까지 시스템 클럭(SYSTEM_CLOCK)을 클럭 입력(CLK)으로받아 업-카운팅하는 카운터(20)와; 외부로부터 데이터(DATA<10 : 0>), 어드레스(ADDRESS<n : 0), 리드(RD), 라이트(WR) 및 리세트 신호(RES)를 공통 입력으로 받고, 하드-와이어된 데이터 신호(VALUE1, VALUE2)를 각각 입력으로 받아, 외부로부터 데이터를 주고 받음으로써 비디오 타이밍 신호의 포인터를 결정하여 출력하는 두 개의 프로그래머블 포인터(30, 31)와; 상기 카운터(20)의 출력(CNT<10 : 0>)을 하나의 공통 입력(AIN<10 : 0>)으로 받고, 상기 프로그래머블 포인터(30, 31)의 출력을 각각 다른 하나의 입력(BIN<10 : 0>)으로 받아, 입력된 두 개의 신호를 비교하여 두 신호가 같을 경우 논리 '1'을 출력하는 두개의 비교기(40, 41)와; 상기 비교기(40, 41)의 출력(EQUAL)을 두 입력(J_IN, K_IN)으로 받고 상기 시스템 클럭(SYSTEM_CLOCK)을 클럭 입력(CLK)으로 받아, 타이밍 신호(Video TIMING_SIGNAL)를 발생시켜 출력하는 타이밍 신호 발생수단(50)으로 이루어져 있는 것을 특징으로 하는 타이밍이 조정 가능한 비디오 신호 생성기.
- 제1항에 있어서, 상기한 비교기(40 또는 41)는, 상기 카운터(20)로부터 입력된 하나의 신호(AIN<10 : 0>)와 상기 프로그래머블 포인터(30 또는 31)로부터 입력된 다른 하나의 신호(BIN<10 : 0>)를 각각 입력으로 받아, 상기한 두 입력에 대해서 각 비트별 배타-부정 논리합을 수행하여 출력하는 배타-부정 논리합 수단(I10∼I10)과; 상기 배타-부정 논리합 수단(I0∼I2, I3∼I5, I6∼I8, I9∼I10)의 각 출력을 입력으로 받아, 부정 논리곱을 수행하여 출력하는 부정 논리곱 수단(I11∼I14)과; 상기 부정 논리곱 수단(I11∼I14)의 출력을 입력으로 받아, 부정 논리합을 수행하여 출력하는 부정 논리합수단(I15)으로 이루어져 있는 것을 특징으로 하는 타이밍이 조정 가능한 비디오 신호 생성기.
- 제1항에 있어서, 상기한 카운터(20), 프로그래머블 포인터(30, 31) 및 비교기(40, 41)는 11비트로 디지털처리되도록 구성되어 있는 것을 특징으로 하는 타이밍이 조정 가능한 비디오 신호 생성기.
- 제1항에 있어서, 상기한 타이밍 신호 발생 수단(50)은 JK 플립플롭으로 이루어져 있는 것을 특징으로 하는 타이밍이 조정 가능한 비디오 신호 생성기.
- 제2항에 있어서, 상기한 배타-부정 논리합 수단(I0∼I10)은 EX-NOR 게이트로 이루어져 있는 것을 특징으로 하는 타이밍이 조정 가능한 비디오 신호 생성기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950017545A KR0143124B1 (ko) | 1995-06-26 | 1995-06-26 | 타이밍의 조정 가능한 비디오 신호 생성기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950017545A KR0143124B1 (ko) | 1995-06-26 | 1995-06-26 | 타이밍의 조정 가능한 비디오 신호 생성기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970004643A true KR970004643A (ko) | 1997-01-29 |
KR0143124B1 KR0143124B1 (ko) | 1998-07-15 |
Family
ID=19418364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950017545A KR0143124B1 (ko) | 1995-06-26 | 1995-06-26 | 타이밍의 조정 가능한 비디오 신호 생성기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0143124B1 (ko) |
-
1995
- 1995-06-26 KR KR1019950017545A patent/KR0143124B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0143124B1 (ko) | 1998-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880009520A (ko) | 디지탈 데이타 메모리 시스템 | |
KR950020130A (ko) | 메모리 어드레싱 방법 및 장치 | |
KR100265610B1 (ko) | 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램 | |
KR970004643A (ko) | 타이밍이 조정 가능한 비디오 신호 생성기 | |
JP2002323971A (ja) | 乱数発生装置 | |
US10536165B1 (en) | Programmable bit alignment at serial-to-parallel stage of SerDes | |
US20090167401A1 (en) | Timing Signal Generator Providing Synchronized Timing Signals At Non-Integer Clock Multiples Adjustable By More Than One Period | |
US5701299A (en) | Method of and apparatus for switching multi-slot time division signals | |
KR930011547A (ko) | 메모리를 이용한 dtmf신호 발생기 | |
TW371344B (en) | Circuit for generating internal column address suitable for burst mode | |
KR930009280A (ko) | 동기식 다중장치의 tu 포인터 조정지터 감소회로 | |
KR100563073B1 (ko) | 샘플링 클럭신호 발생기 | |
SU1661744A1 (ru) | Генератор сигналов специальной формы | |
SU1547072A2 (ru) | Устройство дл определени количества единиц в двоичном числе | |
JPS55132157A (en) | Frame-synchronous pattern detecting circuit | |
SU1552378A1 (ru) | Преобразователь бипол рного кода в однопол рный | |
KR950022091A (ko) | 동기식 전송장치의 오버헤드 타이밍 검출회로 | |
KR970056528A (ko) | 아날로그 버스/i^2c 버스 프로토콜 변환기 | |
SU1679550A1 (ru) | Устройство дл измерени параметров сигнала считывани из накопител на цилиндрических магнитных доменах | |
KR970007675A (ko) | 프로그램어블 데이타 일치 검출 회로 | |
SU1631512A1 (ru) | Компаратор | |
SU670958A2 (ru) | Устройство дл обработки телеизмерительной информации | |
SU1238074A1 (ru) | Сигнатурный анализатор | |
JPH03179835A (ja) | エラスティック・ストア方式 | |
KR940012296A (ko) | 기록매체의 무신호영역 검출회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20130322 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |