KR970004093Y1 - 움직임 보상을 위한 메모리 어드레스 발생장치 - Google Patents

움직임 보상을 위한 메모리 어드레스 발생장치 Download PDF

Info

Publication number
KR970004093Y1
KR970004093Y1 KR2019930017182U KR930017182U KR970004093Y1 KR 970004093 Y1 KR970004093 Y1 KR 970004093Y1 KR 2019930017182 U KR2019930017182 U KR 2019930017182U KR 930017182 U KR930017182 U KR 930017182U KR 970004093 Y1 KR970004093 Y1 KR 970004093Y1
Authority
KR
South Korea
Prior art keywords
address
adder
reference position
memory
memory address
Prior art date
Application number
KR2019930017182U
Other languages
English (en)
Other versions
KR950007224U (ko
Inventor
홍창수
Original Assignee
대우전자 주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자 주식회사, 배순훈 filed Critical 대우전자 주식회사
Priority to KR2019930017182U priority Critical patent/KR970004093Y1/ko
Publication of KR950007224U publication Critical patent/KR950007224U/ko
Application granted granted Critical
Publication of KR970004093Y1 publication Critical patent/KR970004093Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/20—Analysis of motion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

내용없음

Description

움직임 보상을 위한 메모리 어드레스 발생장치
제1도는 종래 움적임 보상을 위한 메모리 어드레스 발생을 설명하기 위한 도면
제2도는 본 고안의 움적임 보상을 위한 메모리 어드레스 발생장치의 블럭도
제3도는 본 고안의 메모리 어드레스 발생 방법을 설명하기 위한 도면
* 도면의 주요부분에 대한 부호의 설명
3 : 기준위치 신호 발생기 4 : 가산기
5 : 어드레스 카운터
본 고안은 움직임 보상을 위한 메모리 어드레스 발생장치에 관한 것으로, 특히 기준위치 신호와 움직임 벡터를 이용하여 어드레스를 발생하기에 적당하도록 한 것이다.
종래에는 움적임 보상을 수행하기 위한 수단으로 제1도에 도시된 바와 같이 매 퍽셀(pixel)에 대한 위치, 즉 메모리에 쓰여져야 할 위치를 나타내는 메모리 어드레스 발생기(1)에서 발생된 어드레스와 그 픽셀의 움직임 보상용 벡터를 가산기(Adder)(2)에서 가산하여 그 결과로 데이타가 있는 위치를 나타내었다.
따라서, 이와 같은 종래의 움직임 보상을 위한 어드레스 발생방법에 있어서는 고속의 가산기(2)가 필요하게 되는데 특히 세밀한 움직임 보상을 위하여 움직임 벡터의 비트(bit)수가 늘어나게 되면 고속의 가산기(2) 설계가 더욱 어립게 된다.
즉, 처리되는 픽셀의 입력 속도가 고속이므로 더욱 고속의 가산기(2)를 필요로 하게 되는 문제가 있다. 본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 움직임 보상용 메모리 어드레스를 고속으로 발생할 수 있으며, 움직임 벡터의 비트 확장시 간단한 변경으로 어드레스의 고속 발생을 구현할 수 있는 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 매크로 불록(Macro Block) 단위의 메모리상에서의 기준 위치를 나타내는 어드레스를 발생하는 기준위치 신호 발생기와, 기준 위치 신호 발생기로부터 발생하는 어드레스와 움직임 벡터를 메크로 블록 처리 기간내에서만 가산하도록 동작하는 저 속의 가산기와, 가산기의 출력을 매 매 크로블록마다 카운팅(counting)하여 어드레스를 발생하는 어드레스카운터를 포함하여된 것을 특징으로 한다.
이하, 본 고안의 실시예를 첨부된 도면을 참조로하여 상세히 설명하면 다음과 같다.
제2도는 본 고안의 메모리 어드레스 발생 장치의 블럭도로, 매크로 블럭 단위의 메모리상에서의 기준위치를 나타내는 어드레스를 발생하는 기준위치 신호 발생기(3)와, 기준위치 신호 발생기(3)로부터 발생된 어드레스와 움직임 벡터를 매크로 블록처리 기간내애서만 가산하도록 동작하는 저 속의 가산기(4)와, 가산기(4)의 출력을 매 매크로 블록마다 로딩(Loading)하고 카운팅하여 어드레스를 발생하는 어드레스 카운터(5)로 구성된 것이다.
이와 같이 구성된 본 고안은 기준위치 신호 발생기(3)에서 제3도와 같이 기준위치( ·표시)를 발생하는데 이는 매크로 불록의 첫 퍽셀의 위치를 나타내는 신호가 된다.
즉, 기준 위치 신호 발생기(3)에는 프레임(Frame)(a 부본) 내의 슬라이스(slice)(b 부분)위치에 및 매크로 불록(MB)의 위치를 나타내는 신호를 발생하게 된다.
따라서, 기준위치 신호 발생시(3)로부터 발생된 신호는 매크로 블록 단위로 전송되는 움직임 벡터와 가산기(4)에서 가산되어 어드레스 카운터(5)로 입력되며 어드레스 카운터(5)에서는 매 매크로 블록마다의 출력을 로딩하고 매크로 불록의 픽셀 위치만을 실제로 카운팅하게 되는데, 이렇게 카운팅된 어드레스는 다음 매크로 블록에서 기준신호가된다. 이와 같은 본 고안에 의하면 저속의 가산기(4)를 사용하고 실제 어드레스를카운터(5)를 통해 발생하므로 카운터의 동작속도가 가산기보다 빠른 원리에 의해 움직임 발생용 어드레스를 고속으로 발생할 수 있다.
특히, 종래와 같이 고속의 가산기에 의존할 경우 가산기의 비트가 확장되면 캐리(carry)발생 때문에 가산기와 속도가 떨어져 고속을 요구하는 시스템에서는 사용할 수 없었으나, 본 발명의 경우 저속의 가산기(4)를 사용하므로 가산기(4)와 어드레스 카운터(5)의 비트만 확장시키면 고속을 요구하는 시스템에서도 사용할 수 있는 효과가 있다.

Claims (3)

  1. 매크로 불록 단위의 메모리상에서의 기준위치를 나타내는 어드레스를 발생하는 기준위치 신호 발생기(3)와,
    상기 기준 위치 신호 발생기(3)로부터 발생된 어드레스와 움직임 벡터를 매크로 불록 처리 기간내에서안 가산하도록 동작하는 가산기(4)와,
    상기 가산기(4)의 출력을 매 매크로블록마다 로딩하고 카운팅하여 어드레스를 발생하는 어드레스 카운터(5)로된 움직임 보상을 위한 메모리 어드레스 발생 장치.
  2. 제l향에 있어서,
    상기 가산기(4)는 기준 위치 신호와 움직임 벡터를 저속으로 처리하는 것을 특징으로 하는 움직임 보상을 위한 메모리 어드레스 발생 장치.
  3. 제1향에 있어서,
    상기 어드레스 카운터(5)에 의해 카운팅된 어드레스는 다음 매크로 블록의 기준 신호가 되는 것을 특징으로 하는 메모리 어드레스 발생 장치.
KR2019930017182U 1993-08-31 1993-08-31 움직임 보상을 위한 메모리 어드레스 발생장치 KR970004093Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930017182U KR970004093Y1 (ko) 1993-08-31 1993-08-31 움직임 보상을 위한 메모리 어드레스 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930017182U KR970004093Y1 (ko) 1993-08-31 1993-08-31 움직임 보상을 위한 메모리 어드레스 발생장치

Publications (2)

Publication Number Publication Date
KR950007224U KR950007224U (ko) 1995-03-21
KR970004093Y1 true KR970004093Y1 (ko) 1997-04-29

Family

ID=19362432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930017182U KR970004093Y1 (ko) 1993-08-31 1993-08-31 움직임 보상을 위한 메모리 어드레스 발생장치

Country Status (1)

Country Link
KR (1) KR970004093Y1 (ko)

Also Published As

Publication number Publication date
KR950007224U (ko) 1995-03-21

Similar Documents

Publication Publication Date Title
US4675809A (en) Data processing system for floating point data having a variable length exponent part
KR960020555A (ko) 2차원 영상을 3차원 영상으로 변환하는 방법
GB1036024A (en) Data processing
KR870006742A (ko) 데이터 전송장치
KR970004093Y1 (ko) 움직임 보상을 위한 메모리 어드레스 발생장치
KR100188012B1 (ko) 캐시 메모리의 사용 모드 설정 장치
JPS57210767A (en) Picture magnifying system
JPS57167185A (en) Memory circuit
KR0146541B1 (ko) 데이타의 분할과 축소를 함께 구현할 수 있는 비디오 제어회로
KR940008855B1 (ko) 입력/출력디바이스의 액세스 타이밍 셋팅장치
KR100216587B1 (ko) 움직임 추정기의 연산장치
JPH06325565A (ja) カウント機能付きｆｉｆｏメモリ
KR890001318B1 (ko) 특수효과 발생용 인자 장치
JPS57169866A (en) Picture magnification varying device
KR0134320B1 (ko) 움직임 보상에서의 버퍼링 장치
JPS6426975A (en) Fft arithmetic unit
JPS5552582A (en) Data processing system
JPS57207983A (en) Dot matrix extension system
JPS5617454A (en) Information processor
KR940009852A (ko) 행정 전산망 주 전산기(ticom)에서의 뱅크 레벨고속 액세스 처리장치
KR950022446A (ko) 에이.티.엠(atm) 계층과 상위계층간의 가변적 접속장치
KR950023121A (ko) 전자교환기 하위 프로세서의 외부장치 제어용 정합회로
JPH0365360A (ja) データ出力回路
KR20030008859A (ko) 유사난수열을 발생하는 ｌｆｓｒ을 이용한 피포 메모리제어장치
JPS5697164A (en) Test and set and test and reset system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070903

Year of fee payment: 11

EXPY Expiration of term