Claims (13)
제1전극과 상기 제1전극 상부에 위치하는 제2전극이 일체로 된 스토리지전극을 가지는 반도체장치의 캐패시터에 있어서, 상기 제1전극의 중심과 횡일방향의 상기 제2전극의 외벽 사이의 거리와 상기 제1전극의 중심과 횡타방향의 상기 제2전극의 외벽 사이의 거리가 같음을 특징으로 하는 반도체 장치의 캐패시터.A capacitor of a semiconductor device having a storage electrode in which a first electrode and a second electrode located above the first electrode are integrated, the capacitor comprising: a distance between a center of the first electrode and an outer wall of the second electrode in a transverse one direction; And a distance between the center of the first electrode and the outer wall of the second electrode in the transverse direction is the same.
제1항에 있어서, 상기 제2전극이 원주형 또는 사각기둥형 중의 어느 하나임을 특징으로 하는 반도체 장치의 캐패시터.The capacitor of claim 1, wherein the second electrode is one of a columnar shape and a square columnar shape.
반도체 기판 전면에 형성된 절연층과, 상기 절연층 상에 형성되고 凹형을 가지는 도전층과, 상기 凹형의 도전층의 내저면의 일부분과 상기 도전층의 내측벽에 형성된 스페이서와, 상기 스페이서에 의해 자기정렬되어 상기 절연층 및 상기 도전층의 일부를 식각함으로써, 상기 반도체기판을 노출시키는 접촉구와, 상기 접촉구의 내부를 충진시키는 도전층을 구비함을 특징으로 하는 반도체 장치의 캐패시터.An insulating layer formed on the entire surface of the semiconductor substrate, a conductive layer formed on the insulating layer and having a X-shape, a spacer formed on a portion of an inner bottom surface of the X-shaped conductive layer and an inner wall of the conductive layer, And a contact hole for exposing the semiconductor substrate and a conductive layer filling the inside of the contact hole by self-aligning by etching the insulating layer and a part of the conductive layer.
제3항에 있어서, 상기 개구부의 중심으로부터 상기 도전층의 횡일방향의 내측벽까지의 거리가 상기 개구부의 중심으로부터 상기 도전층의 횡타방향의 내측벽까지의 거리와 동일함을 특징으로 하는 반도체장치의 캐패시터.4. The semiconductor device according to claim 3, wherein the distance from the center of the opening to the inner wall in the transverse direction of the conductive layer is the same as the distance from the center of the opening to the inner wall in the transverse direction of the conductive layer. Capacitors.
제3항에 있어서, 상기 도전층의 평면이 원형 또는 사각형임을 특징으로 하는 반도체장치의 캐패시터.4. The capacitor of claim 3, wherein the plane of the conductive layer is a circle or a quadrangle.
제4항에 있어서, 상기 도전층의 평면이 원형 또는 사각형임을 특징으로 하는 반도체장치의 캐패시터.5. The capacitor of claim 4, wherein the plane of the conductive layer is a circle or a quadrangle.
제3항 내지 제6항의 어느 하나에 있어서, 상기 도전층 표면에 증착된 유전층 및 상기 유전층 상에 형성된 다른 도전층을 더 포함하는 것을 특징으로 하는 반도체장치의 캐패시터.The capacitor of any one of claims 3 to 6, further comprising a dielectric layer deposited on the surface of the conductive layer and another conductive layer formed on the dielectric layer.
반도체장치의 캐패시터제조방법에 있어서, 반도체 기판 전면에 제1절연층을 형성하는 단계, 상기 제1절연층 상면의 일부분에 순차적으로 제1도전층과 제2절연층을 형성하는 단계, 상기 제1절연층의 타부분 및 상기 제2절연층의 측벽 및 상면에 제2도전층을 형성하는 단계, 상기 제2도전층의 측벽에 스페이서를 형성하는 단계와, 상기 스페이서에 의해 자기정렬되는 개구부를 형성하는 단계를 구비함을 특징으로 하는 반도체장치의 캐패시터 제조방법.A method of manufacturing a capacitor of a semiconductor device, the method comprising: forming a first insulating layer on an entire surface of a semiconductor substrate; sequentially forming a first conductive layer and a second insulating layer on a portion of an upper surface of the first insulating layer; Forming a second conductive layer on the other side of the insulating layer and on the sidewalls and the upper surface of the second insulating layer, forming a spacer on the sidewall of the second conductive layer, and forming an opening self-aligned by the spacer. Capacitor manufacturing method of a semiconductor device comprising the step of.
제7항에 있어서, 상기 개구부를 충진하도록 결과물 전면에 제3도전층을 증착하는 단계를 더 구비함을 특징으로 하는 반도체장치의 캐패시터 제조방법.The method of claim 7, further comprising depositing a third conductive layer on the entire surface of the product to fill the opening.
제7항에 있어서, 상기 개구부의 내측벽과 저면 및 상기 도전층상에 유전층을 형성하는 단계, 및 상기 유전층 상에 다른 도전층을 형성하는 단계를 더 구비함을 특징으로 하는 반도체장치의 캐패시터 제조방법.8. The method of claim 7, further comprising the step of forming a dielectric layer on the inner wall and bottom of the opening and the conductive layer, and forming another conductive layer on the dielectric layer. .
활성영역과 비활성영역으로 구분된 기판 위에 게이트절연막 및 게이트전극을 형성하는 단계, 상기 반도체기판 전면에 제1절연층, 제1도전층, 제2절연층 및 감광막을 적층하는 단계, 상기 감광막을 패터닝하는 단계, 상기 감광막패턴을 마스크로 이용하여 상기 제2절연층 및 상기 제1도전층을 건식식각하는 단계, 결과물상에 제2도전층 및 제3절연층을 순차적으로 형성하는 단계, 상기 제3절연층을 이방성식각하여 상기 제2도전층 측벽에 스페이서를 형성하는 단계, 상기 스페이서를 마스크로 이용하여 제2도전층을 식각하는 단계, 노출된 상기 제1절연층 및 제2절연층을 식각하여 매몰콘택을 형성하는 단계, 결과물 상에 제3도전층을 형성하는 단계, 상기 제3도전층을 이방성식각하는 단계, 및 결과물상에 유전막 및 플레이트전극을 형성하는 단계를 구비함을 특징으로 하는 반도체장치의 캐패시터 제조방법.Forming a gate insulating film and a gate electrode on a substrate divided into an active region and an inactive region, laminating a first insulating layer, a first conductive layer, a second insulating layer, and a photoresist film on an entire surface of the semiconductor substrate; patterning the photoresist film And dry etching the second insulating layer and the first conductive layer using the photoresist pattern as a mask, and sequentially forming a second conductive layer and a third insulating layer on the resultant, the third Forming an spacer on the sidewall of the second conductive layer by anisotropically etching the insulating layer, etching the second conductive layer using the spacer as a mask, and etching the exposed first insulating layer and the second insulating layer. Forming a buried contact, forming a third conductive layer on the resultant, anisotropically etching the third conductive layer, and forming a dielectric film and a plate electrode on the resultant. Capacitor manufacturing method of a semiconductor device, characterized in that.
제10항에 있어서, 상기 제1도 내지 제3절연층은 산화막임을 특징으로 하는 반도체장치의 캐패시터 제조 방법.The method of claim 10, wherein the first to third insulating layers are oxide films.
제10항에 있어서, 상기 제1도 내지 제3도전층은 도핑된 다결정설리콘임을 특징으로 하는 반도체장치의 캐패시터 제조방법.12. The method of claim 10, wherein the first to third conductive layers are doped polycrystalline silicon.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.