KR970003906B1 - 반도체 기판의 제조 방법 및 그 장치 - Google Patents

반도체 기판의 제조 방법 및 그 장치 Download PDF

Info

Publication number
KR970003906B1
KR970003906B1 KR1019920001381A KR920001381A KR970003906B1 KR 970003906 B1 KR970003906 B1 KR 970003906B1 KR 1019920001381 A KR1019920001381 A KR 1019920001381A KR 920001381 A KR920001381 A KR 920001381A KR 970003906 B1 KR970003906 B1 KR 970003906B1
Authority
KR
South Korea
Prior art keywords
electrodes
semiconductor wafer
wafer
gas
impurity
Prior art date
Application number
KR1019920001381A
Other languages
English (en)
Other versions
KR930008960A (ko
Inventor
쯔요시 무라이
시게아끼 나까무라
도시노리 고나까
시게루 미즈노
Original Assignee
엠. 세텍 가부시끼 가이샤
마쯔미야 리쯔오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠. 세텍 가부시끼 가이샤, 마쯔미야 리쯔오 filed Critical 엠. 세텍 가부시끼 가이샤
Publication of KR930008960A publication Critical patent/KR930008960A/ko
Application granted granted Critical
Publication of KR970003906B1 publication Critical patent/KR970003906B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

요약없음

Description

반도체 기판의 제조 방법 및 그 장치
반도체 기판은 통상 반도체 웨이퍼에 소정의 불순물을 도핑하여 웨이퍼 표면에 불순물 확산층을 형성하므로써 제조된다.
일반적으로, 불순물 확산층을 형성하는 방법으로서는 불순물의 프리디포지션(predeposition) 후 어닐하는 방법, 이온 주입법, 에피택셜법등을 들 수 있다.
그런데, 고주파 트랜지스터 장치에서는 응답 속도를, 고집적 회로 장치에서는 집적도를 높히는 점에서, 불순물 확산층을 한층 얇게한 반도체 장치를 사용하는 것이 바람직하지만, 이같은 반도체 장치의 제조에는 이온주입법이 통상 채용되어 왔다.
그러나, 이온 주입법에서, 얇은 N형 확산층을 형성하는 경우는 비소이온 주입법으로 어느 정도 실현되어 있으나 얇은 P형 확산층을 형성하는 것은 곤란하다. 또한, 0.1㎛ 정도의 매우 얇은 확산층을 형성하는 방법으로서는 저가속 붕소 이온 주입법, BF2주입법, 붕소에 가해서 실리콘 이온의 2중 주입법등이 있는데 이들은 장치상 그리고 프로세스 기술상의 문제를 많이 갖고 있다.
본 발명은 반도체 웨이퍼 표면에 매우 얇은 불순물 확산층을 간편하게 형성하는 방법 및 장치를 제공하는 것이다.
과제를 해결하기 위한 수단
그러므로, 본원 청구항 1에 관계하는 발명에 의하면 저압으로 유지된 불순물 가스 함유 불활성 가스 분위기내에 설치된 한쌍의 대향전극(41, 21)간에 반도체 웨이퍼(5)를 배치함과 더불어 상기 전극(41, 42)간에 저주파 교류(3)을 인가하여 상기 전극(41, 42)간에 플라즈마를 발생시켜, 상기 반도체 웨이퍼(5)의 표면에 불순물 이온을 주입하므로써, 불순물 확산층을 형성하는 것을 특징으로 하는 반도체 기판의 제조방법이 제공된다.
상기 발명에 따라서 형성되는 불순물 확산층은 매우 얇으며, 예컨대 0.1㎛ 이하이다.
본 발명의 방법에 있어서, 불순물 가스 함유 불활성 가스 분위기는 저압으로 유지된다. 여기에서, 저압이란 종래와 같은 고진공 상태를 의미하는 것은 아니며, 적합하게는 청구항 2에 나타내듯이 개략 0.01∼1Torr 정도의 감압 상태를 들 수 있으며, 또한 0.01∼1Torr 가 바람직하지만 이에 한정 되지는 않는다. 이와같은 감압 상태는 통상의 유압식 회전 펌프로 충분히 가능하다.
본 발명의 방법에 있어서 플라즈마는 상기 저압 분위기하에 있어서 한쌍의 대향 전극(41, 42)간에 저주판 교류(3)를 인가하므로써 발생된다.
상기 플라즈마는 플라즈마를 발생시키기 쉬운 불활성 가스 및 목적의 불순물 확산층을 형성하기 위한 불활성 가스중에 함유되는 불순물 가스의 분위기내에서 발생된다.
종래, 반도체 제조 분야에서 이용되는 플라즈마는 고주파 유도 플라즈마이며 반도체의 에칭, 클리닝, 박막 생성등을 목적으로서 이용될 수 있지만, 본 발명의 저주파 교류에 의해서 발생되는 플라즈마는 반도체 웨이퍼에 직접 도핑하는 것을 목적으로 하는 것이며 종래의 고주파 유도 플라즈마를 이용하는 기술과는 다른 것이다.
또한, 상기 저주파 교류(3)를 이용하는 본원 발명의 방법으로서는, 한쌍의 대향 전극(41, 42)간에 배치되는 반도체 웨이퍼(5)에 대해서 교류전장에 의한 각 전극의 극성 변화에 따라서 플라즈마 발생된 불순물 이온과 그때 전리된 전자를 교호로 주입할 수 있으며, 반도체 웨이퍼에서의 대전을 방지할 수 있다라는 이점을 갖고 있다. 즉, 반도체 웨이퍼(5)에서의 대전을 방지함으로써 도핑 제어가 가능하게 되며, 실용 가능한 범위내에서 매우 얇은 안정한 불순물 확산층을 형성할 수 있다는 것을 의미하는 것이다.
본 발명의 방법에 이용되는 저주파수로서 적합하게는 청구항 2에 도시한 바와같이 1Hz 내지 수KHz 등을 들 수 있지만, 이에 한정되지 않는다.
본 발명의 방법에 있어서, 반도체 웨이퍼(5)는 한쌍의 전극(41, 42)간의 임의의 장소에 배치되지만, 예를 들면 한쪽의 전극(41)상에 직접 배치되어도 좋으며, 또한 한쪽의 전극(41)상에 절연체(6)를 거쳐서 유지되어도 좋으며, 확산층 형성 조건에 따라서 적절하게 선택된다.
본 발명의 방법에 있어서, 반도체 웨이퍼(5)로의 불순물 이온 주입심도는 0.1㎛ 이하로 제어된다. 이 제어는 상기 저주파 교류(3)의 주파수, 교류 인가 시간, 진공도, 전압, 전극간 거리등의 조절에 의해서 행해지지만, 본 발명의 방법에 의하면 전압도 낮게 할 수 있는데, 예컨대 전극간 거리가 50∼60mm에서 저주파 교류가 상용 주파스(50/60Hz)를 이용하는 경우는 전압은 개략 200 내지 5000V의 범위에서 조절할 수 있다.
본 발명의 발명에 있어서, 반도체 웨이퍼(5)는 온도가 5∼500℃간에서 조절되는 것이 바람직하다.
본 발명의 방법에 있어서, 불활성 가스로서는 해당 분야에서 통상 이용되는 것을 그대로 이용할 수 있으며, 예컨대 플라즈마 발생이 용이한 Ar, He 또는 N2등을 들 수 있다.
또한 불순물 가스도 해당 분야에서 통상 이용하는 것을 그대로 이용할 수 있는데, 예컨대 P형 확산층 형성용으로서는 B2H6, N형 확산층 형성용으로서는 PH3또는 AsH3를 각각 들 수 있다.
또한, 불순물 가스 함유 불활성 가스로서는 상기 불순물 가스를 0.1∼10% 함유한 불활성 가스를 들 수 있으며, 0.1∼5%가 바람직하지만 이에 한정되지 않는다.
본원 청구항 3에 관계하는 발명으로서, 가스 도입로 (21) 및 가스 배기로(22)를 구비한 진공 용기(2)와, 상기 진공 용기(2) 바깥에 설치되는 저주파 교류 전원(3)과, 상기 진공기(2)내에 대향하여 배치되며 또한 상기 저주파 교류 전원(3)에 접속 가능하게 구성된 한쌍의 평행 평판 전극(41, 42)과, 상기 전극중의 어느 한쪽(41)의 대향면상에 또는 이들의 전극(41, 42)간의 어느 하나에 반도체 웨이퍼(5)를 유지하는 웨이퍼 유지 수단을 구비하는 반도체 기판의 제조 장치(1)를 제공할 수 있다.
상기 제조 장치(1)에 있어서, 진공 용기(2)는 가스 도입로(21) 및 가스 배기로(22)를 구비한 종래와 마찬가지인 것이며, 내부의 압력이 저압범위 예컨대 0.01∼1Torr 의 범위에서 조절할 수 있는 것이 이용된다. 상기 가스 도입로(21)는 불활성 가스 및 불순물 가스를 따로따로 도입하도록 구성되어도 좋지만, 이들 혼합 가스를 도입하는 방식의 구성이 간단한 점에서 바람직하다.
평행 평판 전극(41, 42)에는 확산해야 할 불순물과 동일한 불순물을 함유하는 반도체로 이루어지는 전극 재료로 형성되어 있는 것이 바람직하다.
상기 본 발명의 제조 장치(1)는 청구항 4에 도시한 바와 같이 웨이퍼 유지 수단을 설치하는 대신에 한쌍의 평행 평판 전극중 어느 한쪽 전극의 대향면에 설치할 수 있도록 구성되어도 좋다.
상기 본 발명의 제조 장치(12)에는 청구항 5에 도시한 바와 같이 반도체 웨이퍼(5)를 냉각 또는 가열하는 온도조절 수단이 구비되는 것이 바람직하다. 이 온도 조절 수단은 일반으로 5∼500℃의 범위에서 반도체 웨이퍼를 온도 조절할 수 있도록 구성되는 것이면 어느 것이어도 좋으며, 예를 들면 히터(7)와 같은 가열 수단과 수냉 방식의 냉각 수단(8)을 조합한 것이어도 좋다.
또한, 상기 온도 조절 수단중 가열 수단에 대해서는, 예컨대 청구항 6에 도시한 바와 같이 진공 용기(23)의 일부를 석영등의 투광성 부재를 이용한 창(24)를 두고, 이 창(24)의 외측에 이 창(24) 넘어로 진공 용기(23) 내부에 배치된 반도체 웨이퍼(5)를 복사 가열하는 것이 가능한 복사열을 발생하는 복사열 발생 수단(9)을 설치하는 구성을 들 수 있다.
청구항 1에 관계하는 방법에 의하면, 저압으로 유지된 불순물 가스함유 불활성 가스 분위기내에 설치된 한쌍의 대향 전극(41, 42)간에 반도체 웨이퍼(5)를 배치함과 더불어 상기 전극(41, 42)간에 저주파 교류(3)를 인가하여 상기 전극(41, 42)간에 플라즈마를 발생시키면, 저주파수 사이클에 따라서 극성이 교호로 변화하는 한쌍의 전극간에 형성되는 전장간에서 불순물 이온 및 전자가 교호로 반도체 웨이퍼에 주입되며, 반도체 웨이퍼는 대전이 방지되어 도핑이 제어되며, 예컨대 0.1㎛ 이하의 매우 얇은 불순물 확산층이 형성된다.
또, 청구항 2에 의하면, 상기 방법에 있어서, 불순물 가스 함유 불활성 가스 분위기의 압력 및 저주파 수의 바람직한 조건으로서 각각 0.01 내지 1Torr 및 1Hz∼수KHz가 선택 되어지므로써 예컨대 0.1㎛ 이하의 매우 얇은 불순물 확산층의 형성이 안정하게 행해지게 된다.
청구항 3 또는 청구항 4에 관계하는 장치에 의하면, 불활성 가스 도입로(21), 불순물 가스 도입로(21) 및 가스 배기로(22)를 구비한 진공용기(2)내에 설치된 한쌍의 평행 평판 전극(41, 42)간 또는 이들의 어느 한쪽의 전극(41) 대향면에 반도체 웨이퍼(5)를 배치하며, 상기 진공용기(2)내를 배기한 후, 불활성 가스 및 불순물 가스를 소정의 비율로 도입하여 저압 분위기로 유지하며, 상기 한쌍의 평행 평판 전극(41, 42)간에 저주파 교류(3)를 인가하므로써 전극(41, 42)간에서 저압 분위기 가스의 플라즈마가 발생됨과 더불어 이 플라즈마 발생에 의한 불순물 이온 및 전자는 저주기에서 교호로 변화하는 교류 전장의 작용에 의해서 상기 반도체 웨이퍼에 교호로 주입된다.
청구항 5에 관계하는 장치(12)에 의하면 온도 조절 수단의 냉각 효과에 의해 반도체 웨이퍼는 불순물 이온의 주입에 따르는 발열이 억제되며, 또한 온도 조절 수단의 가열 효과에 의해 어닐을 겸해서 불순물 이온이 안정적으로 주입된다.
청구항 6에 관계하는 장치(13)에 의하면, 진공 용기(23)내에 설치된 반도체 웨이퍼(5)는 상기 용기(23) 바깥에서 램프(9)의 복사열에 의해서 가열되어 온도 제어된다.
실시예
이하, 본 발명을 실시예에 따라서 상세히 기술하지만, 이에만 본 발명이 한정되지는 않는다.
실시예 1
제1도는 본 발명의 방법을 실시하는 반도체 기판의 제조 장치의 일예를 도시한 구성 개략도이다.
이 도면에서 제조 장치(1)는 가스 도입로(21) 및 가스 배기로(22)를 구비한 진공 용기(2)와 상기 진공 용기(2) 바깥쪽에 설치되는 교류 전원(3)과, 상기 진공 용기(2)내에 대향하여 배치되며 또한 상기 교류(3)에 접속 가능하게 구성된 한쌍의 평행 평판 전극(41, 42)으로 주로 구성되어 있다.
상기 장치(1)에 있어서, 평행 평판 전극(41, 42)은 서로 50mm의 간격을 사이에 두고 설치되어 있으며, 한쪽의 전극(41)상에는 도시하지 않는 웨이퍼 유지 수단으로 반도체 웨이퍼(5)가 유지되도록 구성된다.
가스 도입로(21)에는 도시하지 않는 불활성 가스 공급부 및 불순물 가스 공급부로부터 도시하지 않는 합류부 및 유량 제어부를 거쳐서 불활성 가스/불순물 가스의 혼합 가스가 도입되도록 구성되어 있다. 또한, 상기 가스 도입로는 불활성 가스 공급용과 불순물 가스 공급용이 독립하여 구성되어 있어도 좋다.
교류 전원(3)은 상용 50Hz가 이용되고 있다.
가스 배기로(22)에는 도시하지 않는 로타리식 진공 펌프가 접속되어 있다.
상기 구성의 제조 장치(1)에 있어서, 반도체 웨이퍼 (5)로서 N형 실리콘 웨이퍼를 이용하며, 불활성 가스로서 Ar 가스를, 불순물 가스로서 B2H6가스를 각각 이용하여 반도체 웨이퍼(5)로의 불순물 확산에 대해서 이하에 설명한다.
우선, N형 실리콘 웨이퍼를 한쪽의 전극(41)상에 고정하고 진공용기(2)를 로타리 진공 펌프에 의해서 진공도가 예컨대 0.01Torr 정도로 되기까지 진공 배기한다.
다음에, B2H6을 0.5∼1% 함유한 Ar가스(혼합 가스)를 유량 10CCM 정도로 진공 용기에 도입한다. 이때 배기 능력을 조절하여 진공용기(2)내 압력을 0.05Torr로 유지한다.
다음에, 교류 전원(3)에 의해 양 전극(41, 42)간에 교류를 인가하고 진공 용기(2)내에서 양 전극(41, 42)간에 방전하여 플라즈마를 발생시킨다. 이때, 인가 전압 및 교유 인가 시간을 조절하여 N형 실리콘 웨이퍼에 소정의 깊이까지 붕소를 주입할 수 있다.
이상과 같이 하여 인가 전압을 900V, 교류 인가 시간 4분간에서 상기 장치를 작동하고 제2도에 도시한 바와 같이 N형 실리콘 웨이퍼에 있어서의 붕소의 깊이 방향의 농도 분포를 얻었다.
동 도면에 의하면, 표면 농도 1020atoms/cm3이상이고 깊이 약 0.05㎛의 매우 얇은 붕소 확산층이 형성되어 있음을 알 수 있다.
실시예 2
제3도는 본 발명의 방법을 실시하는 반도체 기판의 제조 장치의 다른 예의 구성 개략도이다.
제3도의 제조 장치(11)는 실시예 1의 제조 장치(1)를 기본으로 한 것이지만, 반도체 웨이퍼(51)가 절연층(6)을 거쳐서 전극(41)에 배치되어 있는 것이 상이한 것이다. 유리 기판상에 설치한 박막 트랜지스터도 마찬가지 구조로 된다. 따라서 실시예 1과 동일한 부재에 동일한 번호가 병기되어 있다.
상기 절연층(6)은 예컨대 유리, 세라믹스, 고분자 재료등의 재질로부터 적절하게 선택되며 10∼1000㎛의 두께로 구성되는 것이다.
이상과 같이 구성하므로써, 반도체 웨이퍼가 그 뒷면의 수 ㎛ 정도의 절연막이 형성되어 있는 경우, 그 절연막의 영향을 덜하게 할 수 있다.
실시예 3
본 발명의 청구항 5에 관계하는 반도체 기판의 제조 장치의 1예로서 제4도에 도시하는 구성의 것을 들 수 있다.
제4도의 제조 장치(12)는 변형예로서 상기 실시예 1의 제조 장치(1)를 기본 구성으로 하고 반도체 웨이퍼를 배치 고정하는 전극(43)의 아래측에 히터(7) 및 수냉식 냉각관로(8)를 각각 전극(42)과 열교환 가능하게 설치한 것이다. 따라서 실시예 1과 동일한 부재에 동일한 번호가 병기된다.
이와 같이 구성하므로써, 5∼500℃의 범위에서 반도체 웨이퍼를 온도 제어할 수 있으며, 어닐을 겸하면서 안정적으로 주입하기도하며, 플라즈마에 의한 고온화에 기인하는 마스킹 등의 손상을 방지할 수 있다.
실시예 4
본 발명의 청구항 6에 관계하는 반도체 기판의 제조 장치의 1예로서 제5도에 도시한 바와 같은 구성의 것을 들 수 있다.
상기 제5도의 제조 장치(13)는 상기 실시예 1의 제조 장치(1)를 기본 구성으로 하며, 반도체 웨이퍼를 배치 고정하는 전극(41)측에 대향하는 진공 용기(23)의 벽면에 투광성 부재, 예컨대 석영등을 낀 창(24)을 두고, 또한 이 진공 용기(23)의 창(24)의 외측에 할로겐램프등의 램프(9)를 설치한 것이다.
제5도의 제조 장치(13)에선 창(24)를 거쳐서 램프(9)로부터의 열 복사에 의해 진공 용기(23)내의 전극(41)상에 배치 고정되는 반도체 웨이퍼를 가열 제어할 수 있다. 예컨대 할로겐 램프를 이용하는 경우, 실온에서 500℃의 범위내에서 온도 제어하게 된다.
제1도는 본 발명의 방법을 실시하는 반도체 기판의 제조 장치의 1예의 구성 개략도.
제2도는 제1도의 장치에 의해 반도체 웨이퍼에 주입되는 불순물의 농도 분포를 설명하는 그래프.
제3도는 본 발명의 방법을 실시하는 반도체 기판의 제조 장치의 다른 예의 구성 개략도.
제4도는 본 발명의 청구항 5에 관계하는 반도체 기판의 제조장치의 1 예의 구성 개략도.
제5도는 본 발명의 청구항 6에 관계하는 반도체 기판의 제조장치의 1 예의 구성 개략도.
*도면의 주요부분에 대한 부호의 설명*
2, 23 : 진공 용기3 : 교류 전원
5, 51 : 반도체 웨이퍼6 : 절연층
7 : 히터8 : 수냉식 냉각관
9 : 램프21 : 가스 도입로
22 : 가스 배기로24 : 투광성 창
41, 42, 43 : 전극
본 발명은 반도체 기판 제조 방법 및 그 장치에 관한 것이다. 특히 고주파 트랜지스터 장치 및 고집적 회로 장치에 적합한 얇은 불순물 확산층을 갖는 반도체 기판 제조 방법 및 그 장치에 관한 것이다.
본 발명에 의하면 반도체 웨이퍼에 매우 얇게 또한 안정한 불순물 확산층을 형성할 수 있으며, 고주파수 트랜지스터 장치에 적합한 반도체 기판을 제공할 수 있다.
대전을 방지하면서 확산층을 형성할 수 있으므로 간단하게 도핑 제어를 행할 수 있다.
상용 주파수 정도의 저주파수, 저전압 및 저진공에서 매우 얇고 또한 안정한 불순물 확산층을 형성할 수 있으므로 장치가 매우 간편하다.

Claims (5)

  1. 0.01∼Torr로 유지된 불순물 가스 함유 불활성 가스 분위기내에 설치된 한쌍의 대향 전극사이에 반도체 웨이퍼를 배치함과 더불어 상기 전극간에 1Hz 내지 적어도 1KHz의 저주파 교류를 인가하여 상기 전극간에 플라즈마를 발생시키며, 상기 반도체 웨이퍼의 표면에 불순물 이온을 주입하므로써 상기 표면에 얇은 불순물 확산층을 형성하는 것을 특징으로 하는 반도체 기판의 제조 방법.
  2. 가스 도입로 및 가스 배기로를 구비한 진공 용기와, 상기 진공 용기 바깥쪽에 설치되는 저주파 교류전원과, 상기 진공 용기내에 대향하여 배치되며, 또한 상기 저주파 교류 전원에 접속 가능하게 구성된 한쌍의 평행 평판 전극과, 상기 전극중 어느 한쪽의 대향면상에 또는 이들 전극사이의 어느 하나에 반도체 웨이퍼를 유지하는 웨이퍼 유지 수단을 구비하는 것을 특징으로 하는 반도체 기판의 제조 장치.
  3. 제2항에 있어서,
    웨이퍼 유지 수단이 없고, 반도체 웨이퍼가 한쌍의 대향 전극의 어느 한쪽의 대향면에 배치된 구성인 것을 특징으로 하는 반도체 기판의 제조 장치.
  4. 제2항 또는 제3항에 있어서,
    반도체 웨이퍼를 냉각시키고 가열하는 온도 조절 수단을 구비하는 것을 특징으로 하는 반도체 기판의 제조 장치.
  5. 제2항 또는 제3항에 있어서,
    진공 용기가 전극간에 유지 또는 한쪽의 전극에 배치되는 반도체 웨이퍼를 상기 진공 용기 바깥쪽으로부터 복사 가열 가능한 창을 가지고 이 창의 근처에 복사열을 발생하는 복사열 발생 수단을 구비하는 것을 특징으로 하는 반도에 기판의 제조 장치.
KR1019920001381A 1991-10-08 1992-01-30 반도체 기판의 제조 방법 및 그 장치 KR970003906B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03290508A JP3119693B2 (ja) 1991-10-08 1991-10-08 半導体基板の製造方法及びその装置
JP91-290508 1991-10-08

Publications (2)

Publication Number Publication Date
KR930008960A KR930008960A (ko) 1993-05-22
KR970003906B1 true KR970003906B1 (ko) 1997-03-22

Family

ID=17756927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001381A KR970003906B1 (ko) 1991-10-08 1992-01-30 반도체 기판의 제조 방법 및 그 장치

Country Status (4)

Country Link
US (1) US5270250A (ko)
EP (1) EP0537379A1 (ko)
JP (1) JP3119693B2 (ko)
KR (1) KR970003906B1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
JP3430552B2 (ja) * 1993-05-07 2003-07-28 ソニー株式会社 ダイヤモンド半導体の製造方法
JP2919254B2 (ja) * 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
US5672541A (en) * 1995-06-14 1997-09-30 Wisconsin Alumni Research Foundation Ultra-shallow junction semiconductor device fabrication
US6013566A (en) * 1996-10-29 2000-01-11 Micron Technology Inc. Method of forming a doped region in a semiconductor substrate
JPH11214320A (ja) * 1998-01-20 1999-08-06 Handotai Process Kenkyusho:Kk 半導体層への不純物領域形成方法及び半導体層への不純物導入装置
JP2001101989A (ja) * 1999-09-29 2001-04-13 Nec Corp イオン注入装置とこの装置を用いた半導体装置の製造方法
US7294563B2 (en) 2000-08-10 2007-11-13 Applied Materials, Inc. Semiconductor on insulator vertical transistor fabrication and doping process
US6893907B2 (en) 2002-06-05 2005-05-17 Applied Materials, Inc. Fabrication of silicon-on-insulator structure using plasma immersion ion implantation
US7223676B2 (en) 2002-06-05 2007-05-29 Applied Materials, Inc. Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer
US6939434B2 (en) 2000-08-11 2005-09-06 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution
US7166524B2 (en) 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US7320734B2 (en) 2000-08-11 2008-01-22 Applied Materials, Inc. Plasma immersion ion implantation system including a plasma source having low dissociation and low minimum plasma voltage
US7479456B2 (en) 2004-08-26 2009-01-20 Applied Materials, Inc. Gasless high voltage high contact force wafer contact-cooling electrostatic chuck
US7037813B2 (en) 2000-08-11 2006-05-02 Applied Materials, Inc. Plasma immersion ion implantation process using a capacitively coupled plasma source having low dissociation and low minimum plasma voltage
US7183177B2 (en) 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
US7430984B2 (en) 2000-08-11 2008-10-07 Applied Materials, Inc. Method to drive spatially separate resonant structure with spatially distinct plasma secondaries using a single generator and switching elements
US7137354B2 (en) 2000-08-11 2006-11-21 Applied Materials, Inc. Plasma immersion ion implantation apparatus including a plasma source having low dissociation and low minimum plasma voltage
US7288491B2 (en) 2000-08-11 2007-10-30 Applied Materials, Inc. Plasma immersion ion implantation process
US7094316B1 (en) 2000-08-11 2006-08-22 Applied Materials, Inc. Externally excited torroidal plasma source
US7303982B2 (en) 2000-08-11 2007-12-04 Applied Materials, Inc. Plasma immersion ion implantation process using an inductively coupled plasma source having low dissociation and low minimum plasma voltage
US7094670B2 (en) 2000-08-11 2006-08-22 Applied Materials, Inc. Plasma immersion ion implantation process
US7465478B2 (en) 2000-08-11 2008-12-16 Applied Materials, Inc. Plasma immersion ion implantation process
US6383901B1 (en) * 2001-01-25 2002-05-07 Macronix International Co., Ltd. Method for forming the ultra-shallow junction by using the arsenic plasma
US7291360B2 (en) 2004-03-26 2007-11-06 Applied Materials, Inc. Chemical vapor deposition plasma process using plural ion shower grids
US7695590B2 (en) 2004-03-26 2010-04-13 Applied Materials, Inc. Chemical vapor deposition plasma reactor having plural ion shower grids
US7244474B2 (en) 2004-03-26 2007-07-17 Applied Materials, Inc. Chemical vapor deposition plasma process using an ion shower grid
US8058156B2 (en) 2004-07-20 2011-11-15 Applied Materials, Inc. Plasma immersion ion implantation reactor having multiple ion shower grids
US7767561B2 (en) 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US7666464B2 (en) 2004-10-23 2010-02-23 Applied Materials, Inc. RF measurement feedback control and diagnostics for a plasma immersion ion implantation reactor
US7428915B2 (en) 2005-04-26 2008-09-30 Applied Materials, Inc. O-ringless tandem throttle valve for a plasma reactor chamber
US7109098B1 (en) 2005-05-17 2006-09-19 Applied Materials, Inc. Semiconductor junction formation process including low temperature plasma deposition of an optical absorption layer and high speed optical annealing
US7422775B2 (en) 2005-05-17 2008-09-09 Applied Materials, Inc. Process for low temperature plasma deposition of an optical absorption layer and high speed optical annealing
US7312162B2 (en) 2005-05-17 2007-12-25 Applied Materials, Inc. Low temperature plasma deposition process for carbon layer deposition
US7323401B2 (en) 2005-08-08 2008-01-29 Applied Materials, Inc. Semiconductor substrate process using a low temperature deposited carbon-containing hard mask
US7335611B2 (en) 2005-08-08 2008-02-26 Applied Materials, Inc. Copper conductor annealing process employing high speed optical annealing with a low temperature-deposited optical absorber layer
US7312148B2 (en) 2005-08-08 2007-12-25 Applied Materials, Inc. Copper barrier reflow process employing high speed optical annealing
US7429532B2 (en) 2005-08-08 2008-09-30 Applied Materials, Inc. Semiconductor substrate process using an optically writable carbon-containing mask
JP7414602B2 (ja) 2020-03-18 2024-01-16 住友重機械イオンテクノロジー株式会社 イオン生成装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464223A (en) * 1983-10-03 1984-08-07 Tegal Corp. Plasma reactor apparatus and method
US4626312A (en) * 1985-06-24 1986-12-02 The Perkin-Elmer Corporation Plasma etching system for minimizing stray electrical discharges
JPH06101577B2 (ja) * 1986-01-21 1994-12-12 富士電機株式会社 半導体放射線検出器
US4724296A (en) * 1986-02-28 1988-02-09 Morley John R Plasma generator
US4912065A (en) * 1987-05-28 1990-03-27 Matsushita Electric Industrial Co., Ltd. Plasma doping method
JP2718926B2 (ja) * 1987-05-29 1998-02-25 松下電器産業株式会社 プラズマドーピング方法
KR930003857B1 (ko) * 1987-08-05 1993-05-14 마쯔시다덴기산교 가부시기가이샤 플라즈마 도우핑방법
US4861729A (en) * 1987-08-24 1989-08-29 Matsushita Electric Industrial Co., Ltd. Method of doping impurities into sidewall of trench by use of plasma source
DE3802852A1 (de) * 1988-02-01 1989-08-03 Leybold Ag Einrichtung fuer die beschichtung eines substrats mit einem material, das aus einem plasma gewonnen wird
US5045346A (en) * 1990-07-31 1991-09-03 Gte Laboratories Incorporated Method of depositing fluorinated silicon nitride

Also Published As

Publication number Publication date
JP3119693B2 (ja) 2000-12-25
EP0537379A1 (en) 1993-04-21
JPH05102058A (ja) 1993-04-23
KR930008960A (ko) 1993-05-22
US5270250A (en) 1993-12-14

Similar Documents

Publication Publication Date Title
KR970003906B1 (ko) 반도체 기판의 제조 방법 및 그 장치
US4465529A (en) Method of producing semiconductor device
KR930003857B1 (ko) 플라즈마 도우핑방법
KR20010090427A (ko) 성막방법 및 성막장치
KR101708397B1 (ko) 기판상에 유전체 층을 형성하기 위한 방법 그리고 장치
TW456026B (en) Method for forming impurity region in the semiconductor layer and the device for dopant impurities in the semiconductor layer
JPS59218728A (ja) 半導体基体への不純物導入方法
JPH08333681A (ja) 活性ガスを用いた平らなサンプルの表面化学処理装置
TW202106910A (zh) 電漿處理裝置及使用其處理基底的方法
JPS62261128A (ja) Ｍｏｓ型半導体装置の製造方法
JPS6314862A (ja) 表面処理装置
JPH01103832A (ja) プラズマドーピング方法
JPH01129413A (ja) 半導体基体への不純物導入方法
JPH0786603A (ja) 半導体膜の製造方法
JPH01120015A (ja) プラズマを用いた不純物のドーピング方法
JP2500765B2 (ja) プラズマｃｖｄ装置
JPH03248420A (ja) 半導体装置の製造方法
KR100366347B1 (ko) 이온 샤워 도핑 장치를 이용한 태양전지 제조방법
JPH03229871A (ja) 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法
JPH01283919A (ja) プラズマドーピング方法
JPH0516656B2 (ko)
JPH01243359A (ja) プラズマドーピング方法
KR20090073272A (ko) 레이저 빔이 결합된 용량 결합 전극을 이용한 기판 처리방법
JPH04100224A (ja) 半導体製造装置及び半導体装置の製造方法
KR20000027441A (ko) 다중 유전율의 접지전극을 갖는 플라즈마 발생 장치

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E902 Notification of reason for refusal
G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050214

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee