KR970003649A - 반도체 소자의 실리사이드막 형성방법 - Google Patents
반도체 소자의 실리사이드막 형성방법 Download PDFInfo
- Publication number
- KR970003649A KR970003649A KR1019950015173A KR19950015173A KR970003649A KR 970003649 A KR970003649 A KR 970003649A KR 1019950015173 A KR1019950015173 A KR 1019950015173A KR 19950015173 A KR19950015173 A KR 19950015173A KR 970003649 A KR970003649 A KR 970003649A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- silicon atoms
- forming
- semiconductor device
- silicide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 10
- 238000005530 etching Methods 0.000 claims abstract 4
- 238000010438 heat treatment Methods 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 3
- 238000005468 ion implantation Methods 0.000 claims abstract 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract 2
- 239000010703 silicon Substances 0.000 claims abstract 2
- 239000003870 refractory metal Substances 0.000 claims 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 229910017855 NH 4 F Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 실리사이드막 형성방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 실리사이드 형성 공정시 실리콘 원자를 이온 주입하고, 실리콘 원자가 이온 주입된 필드 산화막의 소정 부분을 식각한 다음, 실리사이드막을 형성함으로써 필드 산화막 상부에 실리사이드의 과도 성장을 방지할 수 있는 반도체 소자의 실리사이드막 형성방법에 관한것으로, 본 발명에 따르면 실리콘 기판에 충분한 실리콘 원자를 공급하고, 상기 실리콘 원자에 의해 손상된 필드 산화막상부의 소정 부분을 제거한 다음, 열처리에 의해 양질의 실리사이드막을 형성함으로써, 필드 산화막 상부에 실리사이드의 과도 성장을 방지하여 소자의 누설전류를 방지할 수 있고, 고품질의 실리사이드막을 형성하여 반도체 소자의 특성을 향상시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(가) 내지 (라)는 본 발명의 일실시예에 따른 반도체 소자의 실리사이드막 형성방법을 순차적으로 나타낸 요부단면도, 제3도 (가) 및 (나)는 본 발명의 [실시예2]에 따른 반도체 소자의 실리사이드막 형성방법을 순차적으로 나타낸 요부단면도.
Claims (6)
- 실리콘 기판 상부에 필드 산화막을 제조한 후, 전면에 실리콘 원자를 주입하는 단계 ; 상기 실리콘 원자의이온 주입이 이루어진 필드 산화막 상부를 식각하는 단계 ; 상기 전체 구조 상부에 내화성 금속막을 형성하는 단계 ; 상기 열처리 공정을 진행하여 금속 실리사이드막을 형성하는 단계 ; 상기 미반응된 내화성 금속막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 실리사이드막 형성방법.
- 제1항에 있어서, 상기 내화성 금속막을 형성하는 단계와 열처리하는 단계사이에 질화막 또는 티타늄 질화막을 증착하는 단계를 첨가하는 것을 특징으로 하는 반도체 소자의 실리사이드막 형성방법.
- 제2항에 있어서, 상기 질화막 또는 티타늄 질화막은 200 내지 700Å 두께로 증착되는 것을 특징으로 하는반도체 소자의 실리사이드막 형성방법.
- 제1항 또는 제2항에 있어서, 상기 실리콘 원자를 이온 주입하는 단계에서 상기 실리콘 원자는 기판 상에약 1×1012∼1×1018원자/㎠의 농도와 10∼50KeV의 에너지로 이온 주입하는 것을 특징으로 하는 반도체 소자의 실리사이드막 형성방법.
- 제1항 또는 제2항에 있어서, 상기 이온 주입된 필드 산화막 상부의 식각단계에서의 식각 방법은 HF 또는NH4F + HF의 용액을 이용하여 습식식각하는 것을 특징으로 하는 반도체 소자의 실리사이드막 형성방법.
- 제1항 또는 제2항에 있어서, 상기 내화성 금속막은 200 내지 1000Å 두께로 형성하는 것을 특징으로 하는반도체 소자의 실리사이드막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015173A KR0148328B1 (ko) | 1995-06-09 | 1995-06-09 | 반도체 소자의 실리사이드막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015173A KR0148328B1 (ko) | 1995-06-09 | 1995-06-09 | 반도체 소자의 실리사이드막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003649A true KR970003649A (ko) | 1997-01-28 |
| KR0148328B1 KR0148328B1 (ko) | 1998-12-01 |
Family
ID=19416723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950015173A KR0148328B1 (ko) | 1995-06-09 | 1995-06-09 | 반도체 소자의 실리사이드막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0148328B1 (ko) |
-
1995
- 1995-06-09 KR KR1019950015173A patent/KR0148328B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0148328B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1996032738A1 (en) | A METHOD FOR INTRODUCTION OF AN IMPURITY DOPANT IN SiC, A SEMICONDUCTOR DEVICE FORMED BY THE METHOD AND A USE OF A HIGHLY DOPED AMORPHOUS LAYER AS A SOURCE FOR DOPANT DIFFUSION INTO SiC | |
| JPS6141139B2 (ko) | ||
| EP1134802A3 (en) | Method of forming conducting diffusion barriers | |
| KR960019649A (ko) | 반도체 장치의 제조방법 | |
| US6258693B1 (en) | Ion implantation for scalability of isolation in an integrated circuit | |
| US6472328B2 (en) | Methods of forming an electrical contact to semiconductive material | |
| KR920003414A (ko) | 고융점금속 성장방법 | |
| KR970003649A (ko) | 반도체 소자의 실리사이드막 형성방법 | |
| KR100198652B1 (ko) | 반도체 소자의 전극형성방법 | |
| TW201360B (ko) | ||
| KR20000042866A (ko) | 반도체 소자의 제조방법 | |
| JP2004528707A5 (ko) | ||
| KR970052291A (ko) | 반도체 장치의 배선방법 | |
| KR100379503B1 (ko) | 산화막형성방법 | |
| KR960026413A (ko) | 실리콘 기판에의 게터링층 형성방법 | |
| KR0184056B1 (ko) | 에스오아이 웨이퍼 제조방법 | |
| KR100215912B1 (ko) | 콘택홀필링방법 | |
| KR0178998B1 (ko) | 반도체 소자의 금속 배선막 형성방법 | |
| KR100202667B1 (ko) | 금속배선 형성방법 | |
| KR0151225B1 (ko) | 반도체 소자의 소자분리 방법 | |
| US20060060846A1 (en) | Thin layer element and associated fabrication process | |
| KR950007030A (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100315016B1 (ko) | 디램디바이스의전하저장전극형성방법 | |
| KR100312806B1 (ko) | 반도체 브리지 형성방법 | |
| JPH03205820A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |