Claims (15)
복합 영상 기저대역신호 형태로 입력되며 바이-페이즈 변조된 팔 플러스 방송신호를 기록/재생하는 비디오 테이프 레코더의 와이드 스크린 시그널링 처리회로에 있어서, 상기 입력되는 복합 영상 기저대역신호의 와이드 스크린 시그널링을 상기 비디오 테이프 레코더의 규정된 비디오 규격에 따라 수정하며 수정된 와이드 스크린 시그널링을 상기 복합 영상 기저대역신호의 1프레임 기간 경과후 발생하는 와이드 스크린 시그널링 수정수단과, 상기 수정된 와이드 스크린 시그널링을 상기 복합 영상 기저대역신호의 와이드 스크린 시그널링에 대치하여 수정된 복합 영상 기저대역신호를 출력하는 혼합수단을 구비하는 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.A wide screen signaling processing circuit of a video tape recorder for recording / reproducing a bi-phase modulated arm plus broadcast signal in the form of a composite video baseband signal, wherein the wide screen signaling of the input composite video baseband signal is performed by the video. A widescreen signaling correction means for modifying a widescreen signaling modified according to a prescribed video standard of a tape recorder after one frame period of the composite video baseband signal and the modified widescreen signaling for the composite video baseband. And mixing means for outputting a composite video baseband signal modified in response to wide screen signaling of the signal.
제1항에 있어서, 상기 혼합수단이 상기 입력되는 복합 영상 기저대역신호의 와이드 스크린 시그널링 구간을 지정하는 멀티플렉서 윈도우신호에 응답하여 상기 수정된 와이드 스크린 시그널링과 상기 복합 영상 기저대역신호를 멀티플렉싱하는 멀티플레서인 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.2. The multiplexer of claim 1, wherein the mixing means multiplexes the modified widescreen signaling and the composite video baseband signal in response to a multiplexer window signal specifying a widescreen signaling section of the input composite video baseband signal. Wide screen signaling processing circuit.
제2항에 있어서, 상기 와이드 스크린 시그널링 수정수단이, 상기 입력되는 복합 영상 기저대역신호를 상기 와이드 스크린 시그널링인 런-인 코드 구간을 지정하는 데이타 슬라이드 윈도우신호에 응답하여 직렬의 2치 디지탈데이타로 변환하는 데이타 슬라이서와, 상기 변환된 디지탈데이타에 포함된 스파이크성 잡음을 제거하는 글리치 제거부와, 상기 글리치 제거부로부터 출력되는 데이타에 포함되어 있는 와이드 스크린 시그널링의 프리앰블의 시작코드를 검출하여 리셋트신호를 발생하는 시작코드 검출기와, 상기 글리치 제거부로부터 상기 시작코드에 뒤이어 출력되는 데이타를 바이-페이즈 복조하며 에러를 검사하는 바이-페이즈 복조 및 에러 검사기와, 상기 바이-페이즈 복조 및 에러 검사기에 의해 복조된 데이타를 병렬데이타로 변환하며 패리티 비트에 따른 에러를 검사하는 직/병렬 변환 및 패리티 검사기와, 상기 직/병렬 변환 및 패리티 검사기로부터 출력되는 데이타를 상기 비디오 규격에 따라 수정한 후 저장하는 데이트 저장부와, 상기 리셋트신호에 의해 초기화된 후 상기 데이타 비트의 주기에 동기한 데이타 클럭신호를 발생하여 상기 바이-페이즈 복조 및 에러 검사기와 직/병렬 변환 및 패리티 검사기와 상기 데이타 저장부에 제공하는 데이타클럭 발생기와, 상기 데이타 저장부에 저장된 데이타를 바이-페이즈 변조하는 바이-페이즈 변조기와, 상기 바이-페이즈 변조기에 의해 변조된 데이타에 런-인 코드 및 시작코드를 부가하는 런-인 및 시작코드 발생기와, 상기 런-인 및 시작코드 발생기로부터 출력되는 데이타의 레벨을 상기 와이드 스크린 시그널링 규격에 맞춰 조정한후 상기 혼합수단에 인가하는 펄스 발생기와, 상기 런-인 코드에 동기한 시스템클럭신호를 상기 런-인 코드 구간을 지정하는 PLL윈도우신호에 응답하여 발생하는 PLL회로와, 상기 복합 영상 기저대역신호로부터 수평동기신호와 수직동기신호를 분리하는 동기 분리기와, 상기 시스템클럭신호와 수평동기신호 및 수직동기신호를 기준신호로서 입력하여 상기 데이타 슬라이드 윈도우신호와 PLL윈도우신호와 멀티플렉서 윈도우신호를 발생하며, 상기 바이-페이즈 복조 및 에러 검사기와 직/병렬 변환 및 패리티 검사기와 바이-페이즈 변조기와 런-인 및 시작코드 발생기에 대한 타이밍신호를 발생하는 타이밍 발생기로 구성하는 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.3. The digital signal processing apparatus of claim 2, wherein the wide screen signaling correcting means converts the input composite video baseband signal into serial binary digital data in response to a data slide window signal designating a run-in code section that is the wide screen signaling. Detect and reset the data slicer to be converted, the glitch removal unit for removing spike noise included in the converted digital data, and the start code of the widescreen signaling preamble included in the data output from the glitch removal unit. A start code detector for generating a signal, a bi-phase demodulation and error checker for bi-phase demodulation and error checking of data output following the start code from the glitch eliminator, and the bi-phase demodulation and error checker Converts the demodulated data into parallel data A serial / parallel conversion and parity checker that checks for errors according to the T-bits, a data storage unit for modifying and storing data output from the serial / parallel conversion and parity checker according to the video standard, and the reset signal. A data clock generator which generates a data clock signal synchronized with the period of the data bits after initialization and provides the bi-phase demodulation and error checker, a serial / parallel conversion and a parity checker, and the data storage unit; A bi-phase modulator for bi-phase modulating the data stored in the secondary, a run-in and start code generator for adding a run-in code and a start code to the data modulated by the bi-phase modulator, and the run-in And adjust the level of data output from the start code generator according to the wide screen signaling standard. A pulse generator applied to the mixing means, a PLL circuit which generates a system clock signal synchronized with the run-in code in response to a PLL window signal specifying the run-in code section, and a horizontal from the composite video baseband signal. A synchronization separator for separating the synchronization signal and the vertical synchronization signal, and inputting the system clock signal, the horizontal synchronization signal, and the vertical synchronization signal as reference signals to generate the data slide window signal, the PLL window signal, and the multiplexer window signal. A phase demodulation and error checker, a serial / parallel conversion and parity checker, a bi-phase modulator and a timing generator for generating timing signals for the run-in and start code generators.
제3항에 있어서, 상기 데이타 저장부가 상기 시작코드 에러와 바이-페이즈 복조 에러와 패리티 에러중 어느 하나라도 발생된 경우에는 해당 프레임의 데이타를 저장하지 않고 이전 프레임의 데이타를 그대로 유지하는 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.The data storage unit of claim 3, wherein when any one of the start code error, the bi-phase demodulation error, and the parity error occurs, the data storage unit maintains the data of the previous frame without storing the data of the corresponding frame. Wide screen signaling processing circuit.
제4항에 있어서, 상기 데이타 저장부가 상기 시작코드 에러와 바이-페이즈 복조 에러와 패리티 에러중 어느 하나라도 발생된 프레임이 미리 설정된 갯수 이상 계속될 경우 디폴트값으로 데이타를 수정하는 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.The data storage device of claim 4, wherein the data storage unit modifies the data to a default value when a frame in which any one of the start code error, the bi-phase demodulation error, and the parity error continues for a predetermined number or more. Screen signaling processing circuit.
복합 영상 기저대역신호 형태로 입력되며 바이-페이즈 변조된 팔 플러스 방송신호를 기록/재생하는 비디오 테이프 레코더의 와이드 스크린 시그널링 처리회로에 있어서, 상기 입력되는 복합 영상 기저대역신호를 1수평주사라인 기간동안 지연시키는 지연수단과, 상기 입력되는 복합 영상 기저대역신호의 와이드 스크린 시그널링을 규정된 비디오 규격에 따라 수정하며 수정된 와이드 스크린 시그널링을 상기 복합 영상 기저대역신호의 1수평주사라인 기간 경과후 발생하는 와이드 스크린 시그널링 수정수단과, 상기 수정된 와이드 스크린 시그널링을 상기 복합 영상 기저대역신호의 와이드 스크린 시그널링에 대치하여 수정된 복합 영상 기저대역신호를 출력하는 혼합수단을 구비하는 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.A wide screen signaling processing circuit of a videotape recorder, which is input in the form of a composite video baseband signal and records / reproduces a bi-phase modulated arm plus broadcast signal, wherein the input composite video baseband signal is input for one horizontal scan line period. A delay means for delaying and modifying the wide screen signaling of the input composite video baseband signal according to a prescribed video standard and modifying the modified wide screen signaling after one horizontal scan line period of the composite video baseband signal. A screen signaling correction circuit and a mixing means for outputting the modified composite video baseband signal by replacing the modified wide screen signaling with the wide screen signaling of the composite video baseband signal; .
제6항에 있어서, 상기 혼합수단이 상기 입력되는 복합 영상 기저대역신호의 와이드 스크린 시그널링 구간을 지정하는 멀티플렉서 윈도우신호에 응답하여 상기 수정된 와이드 스크린 시그널링과 상기 복합 영상 기저대역신호를 멀티플렉싱하는 멀티플레서인 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.7. The multiplexer of claim 6, wherein the mixing means multiplexes the modified wide screen signaling and the composite video baseband signal in response to a multiplexer window signal specifying a widescreen signaling section of the input composite video baseband signal. Wide screen signaling processing circuit.
제7항에 있어서, 상기 와이드 스크린 시그널링 수정수단이, 상기 입력되는 복합 영상 기저대역신호를 상기 와이드 스크린 시그널링의 런-인 코드 구간을 지정하는데이타 슬라이스 윈도우신호에 응답하여 직렬의 2치 디지탈데이타로 변환하는 데이타 슬라이서와, 상기 변환된 디지탈데이타에 포함된 스파이크성 잡음을 제거하는 글리치 제거부와, 상기 글리치 제거부로부터 출력되는 데이타에 포함되어 있는 와이드 스크린 시그널링의 프리앰블의시작코드를 검출하여 리셋신호를 발생하는 시작코드 검출기와, 상기 글리치 제거부로부터 상기 시작코드에 뒤이어 출력되는 데이타를 바이-페이즈 복조하며 에러를 검사하는 바이-페이즈 복조 및 에러 검사기와, 상기 바이-페이즈 복조 및 에러 검사기에 의해 복조된 데이타를 병렬데이타로 변환하며 패리티 비트에 대한 패리티검사하는 직/병렬 변환 및 패리티 검사기와, 상기 직/병렬 변환 및 패리티 검사기로부터 출력되는 데이타를 상기 비디오 규격에 따라 수정한후 저장하는 데이타 저장부와, 상기 리셋트신호에 의해 초기화된후 상기 데이타 비트의 주기에 동기한 데이타 클럭신호를 발생하여 상기 바이-페이즈 복조 및 에러 검사기와 직/병렬 변환 및 패리티 검사기와 상기 데이타 저장부에 제공하는 데이터클럭 발생기와, 상기 데이터 저장부에 저장된 데이타를 바이-페이즈 변조하는 바이-페이즈 변조기와, 상기 바이-페이즈 변조기에 의해 변조된 데이타에 런-인 코드 및 시작코드를 부가하는 런-인 및 시작코드 발생기와, 상기 런-인 및 시작코드 발생기로부터 출력되는 데이타의 레벨을 상기 와이드 스크린 시그널링 규격에 맞춰 조정한후 상기 혼합수단에 인가하는 펄스 발생기와, 상기 런-인 코드에 동기한 시스템클럭신호를 상기 런-인 코드 구간을 지정하는 PLL윈도우신호에 응답하여 발생하는 PLL회로와, 상기 복합 영상 기저대역신호로부터 수평동기신호와 수직동기신호를 분리하는 동기 분리기와, 상기 시스템클럭신호와 수평동기신호 및 수작동기신호를 기준신호로서 입력하여 상기 데이타 슬라이스 윈도우신호와 PLL윈도우신호와 멀티플레서 윈도우신호를 발생하며, 상기 바이-페이즈 복조 및 에러 검사기와 직/병렬 및 패리티 검사기와 바이-페이즈 변조기와 런-인 및 시작코드 발생기에 대한타이밍신호를 발생하는 타이밍 발생기로 구성하는 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.8. The digital signal processing apparatus of claim 7, wherein the wide screen signaling correction means designates the input composite video baseband signal as a serial binary digital data in response to the slice window signal. A reset signal is detected by detecting a data slicer to be converted, a glitch removing unit for removing spike noise included in the converted digital data, and a start code of a wide screen signaling preamble included in data output from the glitch removing unit. A bi-phase demodulation and error checker for detecting errors by bi-phase demodulating the data output subsequent to the start code from the glitch eliminator, and by the bi-phase demodulation and error checker Parry the demodulated data into parallel data A serial / parallel conversion and parity checker for parity checking on bits, a data storage unit for modifying and storing data output from the serial / parallel conversion and parity checker according to the video standard, and initialized by the reset signal. A data clock generator which generates a data clock signal synchronized with the period of the data bits and provides the bi-phase demodulation and error checker, a serial / parallel conversion and a parity checker, and the data storage unit; A bi-phase modulator for bi-phase modulating data, a run-in and start code generator for adding a run-in code and a start code to the data modulated by the bi-phase modulator, and the run-in and start code The horn after adjusting the level of data output from the generator according to the wide screen signaling standard A pulse generator applied to the means, a PLL circuit for generating a system clock signal synchronized with the run-in code in response to a PLL window signal specifying the run-in code section, and horizontal synchronization from the composite video baseband signal. A synchronous separator for separating a signal and a vertical synchronous signal, and inputting the system clock signal, a horizontal synchronous signal, and a hand actuator signal as reference signals to generate the data slice window signal, the PLL window signal, and the multiplexer window signal. A phase demodulation and error checker, a serial / parallel and parity checker, a bi-phase modulator and a timing generator for generating timing signals for the run-in and start code generators.
제8항에 있어서, 상기 데이타 저장부가 상기 시작코드 에러와 바이-페이즈 복조 에러와 패리티 에러중 어느 하나라도 발생된 경우에는 해당 프레임의 데이타를 저장하지 않고 이전 프레임의 데이타를 그대로 유지하는 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.10. The method of claim 8, wherein if any one of the start code error, the bi-phase demodulation error, and the parity error occurs, the data storage unit retains the data of the previous frame without storing the data of the corresponding frame. Wide screen signaling processing circuit.
제9항에 있어서, 상기 데이타 저장부가 상기 시작코드 에러와 바이-페이즈 복조 에러와 패리티 에러중 어느 하나라도 발생된 프레임이 미리 설정된 갯수 이상 계속될 경우 디폴트값으로 데이타를 수정하는 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.10. The method of claim 9, wherein the data storage unit modifies the data to a default value when a frame in which any one of the start code error, the bi-phase demodulation error, and the parity error occurs continues over a preset number. Screen signaling processing circuit.
복합 영상 기저대역신호 형태로 입력되며 바이-페이즈 변조된 팔 플러스 방송신호를 기록/재생하는 비디오 테이프 레코더의 와이드 스크린 시그널링 처리회로에 있어서, 상기 입력되는 복합 영상 기저대역신호에 포함되어 있는 와이드 스크린 시그널링에 대한 사용자의 지정에 의한 수정 정보를 발생하는 마이컴과, 상기 입력되는 복합 영상 기저대역신호를 1수평주사라인 기간동안 지연시키는 지연수단과, 상기 입력되는 복합 영상 기저대역신호의 와이드 스크린 시그널링을 규정된 비디오 규격과 상기 마이컴의 수정 정보에 따라 수정하며 수정된 와이드 스크린 시그널링을 상기 복합 영상 기저대역신호의 1수평주사라인 기간 경과후 발생하는 와이드스크린 시그널링 수정수단과, 상기 수정된 와이드 스크린 시그널링을 상기 복합 영상 기저대역신호의 와이드 스크린 시그널링에 대치하여 수정된 복합 영상 기저대역신호를 출력하는 혼합수단을 구비하는 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.A wide screen signaling processing circuit of a video tape recorder for recording / reproducing bi-phase modulated ARM plus broadcast signals in the form of a composite video baseband signal, the wide screen signaling included in the input composite video baseband signal. A microcomputer for generating correction information according to a user's designation for a user, delay means for delaying the input composite video baseband signal for one horizontal scanning line period, and wide screen signaling of the input composite video baseband signal; A widescreen signaling correction means for modifying the modified widescreen signaling after a period of one horizontal scan line of the composite video baseband signal and the modified widescreen signaling according to the modified video standard and the correction information of the microcomputer. Composite Video Baseband Signal And mixing means for outputting the modified composite video baseband signal in opposition to the wide screen signaling of the apparatus.
제11항에 있어서, 상기 혼합수단이 상기 입력되는 복합 영상 기저대역신호의 와이드 스크린 시그널링 구간을 지정하는 멀티플렉서 윈도우신호에 응답하여 상기 수정된 와이드 스크린 시그널링과 상기 복합 영상 기저대역신호를 멀티플렉싱하는 멀티플렉서인 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.12. The multiplexer of claim 11, wherein the mixing means is a multiplexer for multiplexing the modified widescreen signaling and the composite video baseband signal in response to a multiplexer window signal designating a widescreen signaling section of the input composite video baseband signal. Wide screen signaling processing circuit, characterized in that.
제12항에 있어서, 상기 와이드 스크린 시그널링 수정수단이, 상기 입력되는 복합 영상 기저대역신호를 상기 와이드 스크린 시그널리의 런-인 코드 구간을 지정하는 데이타 슬라이스 윈도우신호에 응답하여 직렬의 2치 디지탈데이타로 변환하는 데이타 슬라이서와, 상기 변환된 디지탈데이타에 포함된 스파이크싱 잡음을 제거하는 글리치 제거부와, 상기 글리치 제거부로부터 출력되는 데이타에 포함되어 있는 와이드 스크린 시그널링의 프리앰블의 시작코드를 검출하여 리셋트신호를 발생하는 시작코드 검출기와, 상기 글리치 제거부로부터 상기 시작코드에 뒤이어 출력되는 데이타를 바이-페이즈 복조하며 에러를 검사하는 바이-페이즈 복조 및 에러 검사기와, 상기 바이-페이즈 복조 및 에러 검사기에 의해 복조된 데이타를 병렬데이타로 변환하며 패리티 비트에 대한 패리티검사하는 직/병렬 변환 및 패리티 검사기와, 상기 직/병렬 변환 및 패리티 검사기로부터 출력되는 데이타를 상기 비디오 규격과 상기 마이컴의 수정 정보에 따라 수정한후 저장하는 데이타 저장부와, 상기 리셋트신호에의해 초기화된후 상기 데이타 비트의 주기에 동기한 데이타 클럭신호에 발생하여 상기 바이-페이즈 복조 및 에러 검사기와 직/병렬 변환 및 패리티 검사기와, 상기 데이타 저장부에 제공하는 데이타클럭 발생기, 상기 데이타 저장부에 저장된 데이타를 바이-페이즈 변조하는 바이-페이즈 변조기와, 상기 바이-페이즈 변조기에 의해 변조된 데이타에 런-인 코드 및 시작코드를 부가하는 런-인 및 시작코드발생기와, 상기 런-인 및 시작코드 발생기로부터 출력되는 데이타의 레벨을 상기 와이드 스크린 시그널링 규격에 맞춰 조정한후 상기 혼합수단에 인가하는 펄스 발생기와, 상기 런-인 코드에 동기한 시스템클럭신호를 상기 런-인 코드 구간을 지정하는 PLL윈도우신호에 응답하여 발생하는 PLL회로와, 상기 복합 영상 기저대역신호로부터 수평동기신호와 수직동기신호를 분리하는 동기 분리기와, 상기 시스템클럭신호와 수평동기신호 및 수직동기신호를 기준신호로서 입력하여 상기 데이타 슬라이스 윈도우신호와 PLL윈도우신호와 멀티플렉서 윈도우신호를 발생하며, 상기 바이-페이즈 복조 및 에러 검사기와 직/병렬 변환 및 패리티 검사기와 바이-페이즈 변조기와 런-인 및 시작코드 발생기에 대한 타이밍신호를 발생하는 타이밍 발생기로 구성하는 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.13. The apparatus of claim 12, wherein the wide screen signaling correction means converts the input composite video baseband signal into serial binary digital data in response to a data slice window signal specifying a run-in code interval of the wide screen signal. Detects and resets the data slicer to be converted, the glitch removing unit for removing the spikes noise included in the converted digital data, and the start code of the widescreen signaling preamble included in the data output from the glitch removing unit. A start code detector for generating a signal, a bi-phase demodulation and error checker for bi-phase demodulation and error checking of data output following the start code from the glitch eliminator, and the bi-phase demodulation and error checker Converts the demodulated data into parallel data A serial / parallel conversion and parity checker for parity checking of the bits of the bits, a data storage unit for modifying and storing data output from the serial / parallel conversion and parity checker according to the video standard and the correction information of the microcomputer, and A data clock generator which is initialized by a reset signal and generated on a data clock signal synchronized with the period of the data bits, and provided to the bi-phase demodulation and error checker, a serial / parallel conversion and a parity checker, and the data storage unit. A bi-phase modulator for bi-phase modulating data stored in the data storage unit, a run-in and start code generator for adding a run-in code and a start code to the data modulated by the bi-phase modulator; The level of data output from the run-in and start code generator is determined by the wide screen signaling protocol. A PLL circuit generated in response to a PLL window signal for specifying the run-in code section, a pulse generator applied to the mixing means after adjustment to the mixing means, and a system clock signal synchronized with the run-in code; A synchronization separator for separating a horizontal synchronization signal and a vertical synchronization signal from a baseband signal, and inputting the system clock signal, the horizontal synchronization signal, and the vertical synchronization signal as reference signals to receive the data slice window signal, the PLL window signal, and the multiplexer window signal. And a timing generator for generating timing signals for the bi-phase demodulation and error checker, a serial / parallel conversion and a parity checker, a bi-phase modulator, and a run-in and start code generator. Signaling processing circuit.
제12항에 있어서, 상기 데이타 저장부가 상기 시작코드 에러와 바이-페이즈 복조 에러와 패리티 에러중 어느 하나라도 발생된 경우에는 해당 프레임의 데이타를 저장하지 않고 이전 프레임의 데이타를 그대로 유지하는 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.13. The method of claim 12, wherein if any one of the start code error, the bi-phase demodulation error, and the parity error occurs, the data storage unit retains the data of the previous frame without storing the data of the corresponding frame. Wide screen signaling processing circuit.
제13항에 있어서, 상기 데이타 저장부가 상기 시작코드 에러와 바이-페이즈 복조에러와 패리티 에러중 어느 하나라도 발생된 프레임이 미리 설정된 갯수 이상 계속될 경우 디폴트값으로 데이타를 수정하는 것을 특징으로 하는 와이드 스크린 시그널링 처리회로.15. The method of claim 13, wherein the data storage unit modifies the data to a default value when a frame in which any one of the start code error, a bi-phase demodulation error, and a parity error occurs continues over a preset number. Screen signaling processing circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.