KR970002658A - 메모리 제어회로 - Google Patents

Abstract

본 발명의 메모리 제어회로는 메모리에 소정의 데이타를 기록 및 독출하는 것이다. 본 발명의 데이타의 기록 및 독출 요청이 다수개 있을 경우에 이들 요청에 따른 데이타의 기록 및 독출을 동시에 수행하고, 기록 및 독출 동작이 완료되는 순서대로 기록 및 독출동작을 정지시키는 것으로서 데이타의 기록 및 독출 요청시 작업제어부(2)의 제어에 따라 메모리 제어부(3)가 메모리(1)를 제어하여 기록 또는 독출상태로 만들고, 기록 데이타 인터페이스부(5)에 구비된 다수의 래치(511~51N) 및 버퍼(521~52N)를 데이타의 기록 요청에 따라 선택적으로 동작시켜 시스템 버스(4)의 기록 데이타를 메모리(1)에 인가 및 기록함과 아울러 독출 데이타 인터페이스부(6)의 다수의 래치(611~61N) 및 버퍼(621~62N)를 데이타의 독출 요청에 따라 선택적으로 동작시켜 메모리(1)의 독출 데이타를 시스템 버스(4)로 출력한다.

Description

메모리 제어회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 메모리 제어회로도이다.

Claims (2)

1. 데이타의 기록 및 독출 작업 요청신호에 따라 메모리(1)의 데이타 기록 및 독출동작을 제어하는 작업 제어부(2)와, 상기 작업 제어부(2)의 제어에 따라 메모리(1)의 기록 및 독출을 제어하는 메모리 제어부(3)와, 상기 작업 제어부(2)의 제어에 따라 시스템 버스(4)의 기록작업 요청 수의 기록 데이타를 메모리(1)로 출력하는 기록 데이타 인터페이스부(5)와, 상기 작업제어부(2)의 제어에 따라 메모리(1)가 독출한 독출작업 요청 수의 독출 데이타를 시스템 버스(4)로 출력하는 독출 데이타 인터페이스부(6)로 구성됨을 특징으로 하는 메모리 제어회로.
2. 제1항에 있어서, 기록 데이타 인터페이스부(5) 및 독출 데이타 인터페이스부(6)는, 작업 제어부(2)가 출력하는 래치 인에이블 신호(LA₁₁~LA_1N)(LA₂₁~LA_2N)에 따라 인에이블되어 기록 및 독출 데이타를 일시 저장 및 출력하는 래치(511~51N)(611~61N)와, 작업 제어부(2)가 출력하는 인에이블 신호(EN₁₁~EN_1N)(EN₂₁~EN_2N)에 따라 인에이블되면서 상기 래치(511~51N)(611~61N)가 출력하는 기록 및 독출 데이타를 통과시키는 버퍼(521~52N)로 구성됨을 특징으로 하는 메모리 제어회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.