KR970000961B1 - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR970000961B1
KR970000961B1 KR1019930029278A KR930029278A KR970000961B1 KR 970000961 B1 KR970000961 B1 KR 970000961B1 KR 1019930029278 A KR1019930029278 A KR 1019930029278A KR 930029278 A KR930029278 A KR 930029278A KR 970000961 B1 KR970000961 B1 KR 970000961B1
Authority
KR
South Korea
Prior art keywords
pattern
photoresist pattern
peripheral circuit
lower layer
light
Prior art date
Application number
KR1019930029278A
Other languages
English (en)
Other versions
KR950021157A (ko
Inventor
김근영
이철승
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019930029278A priority Critical patent/KR970000961B1/ko
Publication of KR950021157A publication Critical patent/KR950021157A/ko
Application granted granted Critical
Publication of KR970000961B1 publication Critical patent/KR970000961B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Abstract

내용 없음.

Description

반도체 소자 제조방법
제1도는 종래기술에 의해 메모리셀 가장자리 패턴이 반사광에 의해 손상된 것을 도시한 단면도.
제2도는 본 발명에 의해 반사방지 패턴을 형성함으로 메모리셀 가장자리 패턴이 반사광으로부터 보호되는 것을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,1' : 감광막 패턴 2 : 입사광
2' : 반사광 3 : 하부층
4 : 기판
본 발명은 고집적 반도체 소자 제조공정의 리소그라피(lithography)공정에 관한 것으로, 특히 메모리셀과 주변회로 영역의 경계부분에서 하부막의 경사면으로부터 반사되어 나오는 반사광을 차단하기 위하여 반사광 차단 패턴을 삽입하여 메모리셀 패턴을 보호하는 방법에 관한 것이다.
일반적으로 반도체 소자 제조시 칩의 중앙부에는 메모리셀이 형성되고, 가장자리부에는 주변회로가 형성되는데 그 경계면에는 경사면이 형성되어 리소그라피 공정을 진행할 때 경사면에 반사광이 발생하여 인접하는 감광막 패턴의 프로파일을 손상하게 된다.
제1도를 참조하여 종래기술을 설명하기로 한다.
기판(4) 상부에 여러 가지 소자를 형성하면 도시된 하부층(3)과 같이 셀지역과 주변회로 지역 사이에 경사면을 갖는 웅덩이가 형성되고, 그 상태에서 셀지역에 예정된 패턴을 헝성하기 위해 감광막 패턴(1)을 형성하는 노광 공정에서 입사광(2)이 주변회로 지역에 있는 경사면으로부터 반사되고, 이 반사광(2')에 의해 셀지역의 가장자리에 있는 감광막 패턴(1')에 흡수되어 감광막이 많이 제거되었음을 도시한 단면도이다.
따라서, 본 발명은 상기와 같이 셀지역의 가장자리에 있는 감광막 패턴이 손상되는 것을 방지하기 위하여 셀지역과 주변회로 지역의 경계면에 반사광 차단용 감광막 패턴을 형성하여, 그로인하여 반사광이 셀지역의 감광막 패턴으로 흡수되는 것을 방지하는데 그 목적이 있다.
본 발명에 의하면 반도체 소자 제조방법에 있어서, 셀지역과 주변회로 지역간에 단차로 인한 경사면이 구비된 하부층을 리소그라피 공정으로 패턴하기 위해 감광막 패턴을 형성할 때 상기 셀지역과 주변회로 지역사이 경계부에 반사되는 광을 차단하는 반사광 차단용 감광막 패턴을 형성하는 것을 특징으로한다. 이하, 첨부된 제2도를 참조하여 본 발명을 설명하기로 한다.
제2도는 기판(4)상부에 셀지역과 주변회로 지역간에 단차로 인해 경사면이 구비된 하부층(3)이 형성되고, 셀지역에 감광막 패턴(1)을 형성할 때 셀지역과 주변회로 지역의 경계부에 반사광 차단용 감광막 패턴(5)을 형성한 단면도로서, 입사광(2)이 주변회로 지역의 경사면에서 반사되고, 이 반사광(2')이 반사광 차단용 감광막 패턴(5)으로 흡수되어 셀지역 가장자리에 있는 감광막 패턴(1')은 보호를 받게 된다. 그러나, 반사광 차단용 감광막 패턴(5)은 주변회로 지역의 경사면에 인접해 있으므로 난반사되는 광을 집중적으로 흡수하게되어 프로파일이 크게 나빠지고 높이가 낮아진다. 그로인하여 후공정의 식각공정을 진행하여도 상기 반사광 차단용 감광막 패턴(5)의 프로파일이 하부층의 식각패턴에 전사되는 것은 불가능하게 된다. 즉 디바이스의 회로 동작에는 아무런 영향을 미치지 않는다는 점이다.
상기한 본 발명에 의하면 주변회로 지역의 경사면에서 노광 공정시 발생되는 반사광이 반사광 차단용 감광막 패턴에 의해 차단됨으로 셀지역에 있는 감광막 패턴에는 아무런 영향을 주지 않음으로써 하부층 패턴 형성 능력 및 수율을 향상시킬 수 있다.

Claims (2)

  1. 반도체 소자 제조방법에 있어서, 셀지역과 주변회로 지역간에 단차로 인한 경사면이 구비된 하부층을 리소그라피 공정으로 패턴하기 위해 하부층 상부에 감광막 패턴을 형성할 때 상기 셀지역과 주변회로 지역의 경계부에 반사되는 광을 차단하는 반사광 차단용 감광막 패턴을 형성하는 것을 특징으로 하는 반사광 차단방법.
  2. 제1항에 있어서, 상기 반사광 차단용 감광막 패턴은 반사광에 의해 감광막 두께가 거의 제거되어 하부막 식각패턴에 전사되지 않는 것을 특징으로 하는 반사광 차단 방법.
KR1019930029278A 1993-12-23 1993-12-23 반도체 소자 제조방법 KR970000961B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930029278A KR970000961B1 (ko) 1993-12-23 1993-12-23 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930029278A KR970000961B1 (ko) 1993-12-23 1993-12-23 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR950021157A KR950021157A (ko) 1995-07-26
KR970000961B1 true KR970000961B1 (ko) 1997-01-21

Family

ID=19372323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029278A KR970000961B1 (ko) 1993-12-23 1993-12-23 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR970000961B1 (ko)

Also Published As

Publication number Publication date
KR950021157A (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
US6057206A (en) Mark protection scheme with no masking
KR970000961B1 (ko) 반도체 소자 제조방법
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
KR0119377B1 (ko) 반도체장치 제조방법
JPH07117744B2 (ja) ダイシングラインの形成方法
JP3047832B2 (ja) 半導体装置の製造方法
KR100673125B1 (ko) 포토 마스크
US4046474A (en) Black-body wafer support fixture for exposure of photoresist
KR0135695B1 (ko) 반도체소자
KR0169598B1 (ko) 반도체 소자의 워드선 제조방법
KR0171168B1 (ko) 노광 마스크
US20020168590A1 (en) Method of forming storage nodes in a DRAM
JPH09129852A (ja) 半導体素子のワード線製造方法
KR100307222B1 (ko) 마스크 프레임
KR100380277B1 (ko) 미세패턴 형성방법
KR19980026846A (ko) 더미패턴을 갖는 마스크
KR19980050146A (ko) 반도체 소자의 미세패턴 형성방법
KR0123241B1 (ko) 포토마스크 및 그 제조방법
KR20030092569A (ko) 반도체 소자의 제조 방법
KR0121882Y1 (ko) 리드프레임 제조용 포토에칭원판
KR19990005810A (ko) 반도체 기판의 단차부에 의한 패턴손상 방지방법
JPH03180071A (ja) カラー固体撮像装置およびその製造方法
KR100239436B1 (ko) 반도체 소자의 제조 방법
KR100332620B1 (ko) 광검출소자제조방법
KR100308787B1 (ko) 광검출소자제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee