KR970000874B1 - 인버터 제어회로 및 그 제어방법 - Google Patents

Abstract

내용 없음.

Description

인버터 제어회로 및 그 제어방법

제1도는 종래의 푸쉬-풀방식 인버터의 구체 회로도.

제2도는 제1도의 각 부분의 동작파형도.

제3도는 종래의 블럭킹 발진을 이용한 인버터의 구체 회로도.

제4도는 제3도의 각 부분의 동작파형도.

제5도는 종래의 DC/DC콘버터를 이용한 인버터 제어회로의 블럭구성도.

제6도는 제5도에 도시한 스위치회로(2)의 상세 회로도.

제7도는 종래의 리니어 레귤레이터를 이용한 인버터 제어회로의 블럭구성도.

제8도는 종래의 D/A변환기를 이용한 인버터 제어회로의 블럭구성도.

제9도는 본 발명에 따른 인버터 제어회로의 회로도.

제10도는 제9도의 각 부분의 동작파형도.

제11도는 본 발명에 따른 제9도 중 PWM신호 발생회로(106)의 상세 회로도.

제12도는 제11도의 각 부분의 동작파형도.

제13도는 본 발명에 따른 인버터 제어의 처리흐름도.

제14도는 본 발명의 수행을 위한 메모리 맵 구성도.

* 도면의 주요부분에 대한 부호의 설명

100 : 키입력부 102 : CPU

104 : 메모리 106 : PWM신호 발생회로

108 : 펄스변환회로 110 : 인버터

112 : 카운트 초기화 회로 FF1-FF3 : 제1-제3플립플롭

NOR1-NOR2 : 부논리합게이트 Q11-Q12 : 제1-제2트랜지스터

D11-D12 : 닥이오드 ZD11 : 제너다이오드

C11-C12 : 캐패시터 R11-R12 : 저항

T11 : 트랜스포머 LA1-LA2 : 제1-제2래치회로

MUX1 : 멀티플렉서 CNT1 : 카운터

COMP1 : 비교기 AN1-AN2 : 논리곱게이트

NAN1 : 부논리곱게이트

본 발명은 인버터(inventer) 제어회로 및 그 제어방법에 관한 것으로, 특히 인버터의 구동을 제어하며 인버터의 출력을 가변조정하는 인버터 제어회로 및 그 제어방법에 관한 것이다.

일반적으로 인버터는 직류전원을 교류전원으로 변환하는 장치로서 교류전원 구동을 필요로 하는 각종 전기, 전자장치에 널리 사용되고 있으며, 특히 교류전원 구동을 필요로 하는 각종 표시장치에는 거의 필수적으로 사용되고 있다. 이와 같이 교류전원 구동을 필요로 하는 표시장치의 예를 들면, LCD(Liquid Crystal Disp1ay) , EL(ELectro Luminescence) , CCFL 등이 있다.

이와 같은 인버터의 일예로서 제1도로서 도시한 바와 같은 푸쉬-풀(push-pu11)방식 인버터가 있다. 제1도의 인버터에 제2도와 같은 직류의 입력전원 Vi가 인가되면 기동저항(R1)에 의해 트랜지스터(Q1,Q2) 중 어느 하나가 특성 차이에 의해 턴-온된다. 그러면 트랜스포머(T1)의 궤환권선 Nf에 유기되는 전압에 의해 정궤환루프가 형성됨에 따라 발진이 일어남으로써 트랜지스터(Q1,Q2)의 콜렉터단자의 전압 V1, V2는 각각 제2도와 같이 된다. 이에 따라 트랜스포머(T1)의 2차측 권선 Ns에서 제2도와 같은 교류의 출력전원 Vout이 출력되어 부하로 공급된다. 여기서 부하는 상기한 바와 같이 교류전원 구동을 필요로 하는 각종 전기, 전자장치를 말한다.

제3도는 인버터의 다른 예로서 블럭킹(b1ocking) 발진을 이용한 인버터의 구체 회로도를 도시한 것이다. 제3도의 인버터에 제4도와 같은 직류의 입력전원 Vi가 인가되면 트랜지스터(Q3)에서 발진이 일어남으로써 트랜스포머(T2)의 2차측 권선에서 제4도와 같은 교류의 출력전원 Vout이 출력되어 부하로 공급된다.

상기와 같은 인버터들을 채용한 장치에서는 통상적으로 불필요한 전력소모를 방지하기 위하여 필요한 경우에만 인버터를 구동시키고 필요치 않을 경우에는 인버터의 구동을 차단시켜 왔다. 또한 인버터의 출력전원에 의해 구동되는 부하에서 필요로 하는 전압레벨이 변경될 경우에는 그에 대응하여 인버터의 출력전압레벨을 가변조정하여 왔다.

상기한 바와 같이 인버터를 제어하기 위한 기술의 하나로서 제5도로서 도시한 바와 같이 DC/DC콘버터를 이용한 인버터 제어회로가 있다. 제5도에서 스위치회로(2)는 직류의 입력전원 Vin을 DC/DC콘버터(4)를 통해 인버터(6)에 공급하거나 차단함으로써 인버터(6)의 구동을 제어한다. 즉, 스위치회로(2)가 동작상태가 되면, 입력전원 Vin이 DC/DC콘버터(4)에 인가됨에 따라 인버터(6)가 구동됨으로써 출력전원 Vout이 부하에 공급되고, 스위치회로(2)가 차단상태가 되면 입력전원 Vin이 DC/DC콘버터(4)에 인가되지 않게 됨에 따라 인버터(6)가 구동되지 않음으로써 출력전원 Vout이 발생하지 않는다. DC/DC콘버터(4)는 스위치회로(2)를 통해 입력되는 직류전원의 전압레벨을 조정하여 인버터(6)에 인가한다. 인버터(6)는 DC/DC콘버터(4)로부터 인가되는 직류전원에 의해 동작을 하며 입력된 직류전원의 전압레벨에 비례하는 전압레벨을 가지는 교류의 출력전원 Vout을 발생한다. 인버터(6)는 상기한 제1도 및 제3도로서 예를 든 바와 같다. 이때 DC/DC콘버터(4)의 출력단에 접속된 궤환회로(8)에 의해 DC/DC콘버터(4)의 출력전압을 DC/DC콘버터(4)에 궤환시킨다. 궤환회로(8)는 DC/DC콘버터(4)의 출력단과 접지 사이에 직렬 접속된 저항(R4) 및 가변저항(VR1)으로 구성된다. 이에 따라 DC/DC콘버터(4)는 궤환전압을 일정 기준전압과 비교하고 비교결과에 대응하여 쵸핑(chopping)의 듀티사이클(duty cyc1e)을 조정함으로써 출력전원 Vout의 전압레벨을 조정한다. 이매 가변저항(VR1)을 조정함으로써 인버터(6)의 출력전압 Vout의 전압레벨을 조정할 수 있게 된다.

그러므로 제5도의 인버터 제어회로는 스위치회로(2)에 의해 인버터(6)의 구동을 제어할 수 있으며 가변저항(VRI)에 의해 인버터(6)의 출력전원 Vout의 전압레벨을 조정할 수 있게 된다.

여기서 상기한 스위치회로(2)의 예를 들면 통상적으로 제6도와 같이 트랜지스터(Q4-Q5)와 저항(R5-R8)으로 구성된다. 제6도에서 트랜지스터(Q4-Q5)는 바이폴라 트랜지스터 또는 전계효과 트랜지스터가 사용되고, 저항(R5-R8)은 바이어스저항 및 부하저항이다. 트랜지스터(Q4)는 트랜지스터(Q5)의 스위칭 상태에 응답하여 입력전원 Vin을 출력전원 Vo으로서 출력하거나 차단한다. 트랜지스터(Q5)는 스위칭 제어신호 SC의 논리상태에 대응하여 스위칭 된다. 스위칭 제어신호는 SC는 인버터(6)를 사용하는 장치의 주제어수단으로부터 인가된다. 여기서 주제어수단은 예를 들어 중앙처리장치(Central Processing Unit : 이하 CPU라 칭함)가 사용될 수 있다. 만일 스위칭 제어신호 SC가 논리 하이로 인가되면, 트랜지스터(Q4-Q5)가 모두 턴-온되어 입력전원 Vin이 인버터(6)에 인가됨으로써 인버터(6)가 구동되게 된다. 이와 달리 스위칭 제어신호 SC가 논리 로우로 인가되면, 트랜지스터(Q4-Q5)가 모두 턴-오프되어 입력전원 Vin미 인버터(6)에 인가되는 것이 차단됨으로써 인버터(6)가 구동되지 않게 된다.

이때 스위치회로(2)에 의해 인버터(6)를 구동할시 스위치회로(2)의 트랜지스터(Q4)에서는 전력소모가 발생한다.

인버터를 제어하는 다른 기술로서 제7도로서 도시한 바와 같이 리니어 레글레이터(linear regulator)를 이용한 인버터 제어회로가 있다. 제7도에서 스위치회로(2)는 상기한 제6도로서 예를 든 바와 같고 인버터(6)는 상기한 제1도 및 제3도로서 예를 든 바와 같으며. 궤환회로(8)도 상기한 제5도에서와 동일하게 저항(R4)과 가변저항(VR1)으로 구성될 수 있다. 리니어 레귤레이터(10)는 상기한 제5도의 DC/DC콘버터(4)와 마찬가지로 스위치회로(2)를 통해 입력되는 직류전원의 전압레벨을 조정하여 인버터(6)에 인가한다. 이때 리니어 레귤레이터(10)의 출력단에 접속된 궤환회로(8)에 의해 리니어 레글케이터(10)의 출력전원의 전압을 다시 리니어 레귤레이터(10)에 궤환시킨다. 그러면 리니어 레귤레이터(10)에서는 궤환전압을 미리 설정된 기준전압과 비교하고 비교결과에 대응하여 출력전원의 전압레벨을 변경한다. 결과적으로 궤환회로(8)의 가변저항(VR1)을 조정함으로써 인버터(6)의 출력전원 Vout의 전압레벨을 조정할 수 있게 된다.

그러므로 제7도의 인버터 제어회로는 상기한 제5도와 마찬가지로 스위치회로(2)에 의해 인버터(6)의 구동을 제어할 수 있으며 가변저항(VR1)에 의해 인버터(6)의 출력전원 Vout의 전압레벨을 조정할 수 있게 된다.

그러나 상기한 제5도 및 제7도의 인버터 제어회로는 가변저항과 같은 조정소자를 사용하여 인버터의 출력전압레벨을 조정함에 따라 반드시 사용자가 수동으로 조정할 수밖에 없는 불편함이 있었다. 또한 회로 구성시 조정소자의 위치를 고려해야 항에 따라 설계시 자유도가 저하되는 단점이 있었다.

상기와 같은 문제점을 해결하기 위한 기술로서 제8도로서 도시한 바와 같이 D/A(Digital-to-Analog)변환기를 이용한 인버터 제어회로가 있다. 제8도에서도 스위치회로(2)는 상기한 제6도와 같이 구성될 수 있으며 인버터(6)는 상기한 제1도 및 제3도로서 예를 든 바와 같다. CPU(14)는 사용자의 선택이나 미리 설정된 프로그램에 따라 인버터(6)의 출력전원 Vout의 전압레벨을 제어하기 위한 레벨제어데이타를 발생한다. 여기서 CPU(14)는 인버터(6)를 사용하는 장치의 주제어수단으로서 사용되는 CPU를 공용할 수도 있다. D/A변환기(12)는 스위치회로(2)를 통해 입력되는 직류전원의 전압레벨을 CPU(14)로부터 인가되는 레벨제어데이타값에 따라 조정하여 인버터(6)에 인가한다. 이에 따라 CPU(14)에 의해 소프트웨어적으로 인버터(6)의 출력전원 Vout의 전압레벨이 조정된다.

그러므로 제8도의 인버터 제어회로는 스위치회로(2)에 의해 인버터(6)의 구동을 제어할 수 있을 뿐만 아니라 CPU(14)에 의해 소프트웨어적으로 인버터(6)의 출력전원 Vout의 전압레벨을 조정할 수 있으므로써 별도의 조정소자를 사용하지 않아도 되며 수동으로 조정해야 하는 불편함을 제거할 수 있게 된다.

그러나 상기한 제8도의 인버터 제어회로는 인버터의 출력전압레벨을 조정하기 위해 D/A변환기를 사용함에 따라 조정단계가 D/A변환기의 분해능에 의존함으로써 미세 조정이 불가능한 문제점이 있었다.

상기한 바와 같이 종래의 인버터들은 구동을 제어하기 위해서는 입력전원을 스위칭할 수 있는 스위치회로를 필요로 함으로써 인버터를 구동할시 스위치회로에서 전력소모가 발생하는 문제점이 있었다. 또한 인버터의 출력전압레벨을 조정하기 위해서는 가변저항과 같은 조정소자를 사용함으로써 수동으로 조정할 수밖에 없으며 설계시 조정소자로 인해 자유도가 저하되거나 소프트웨어적으로 조정할 경우에도 조정단계가 D/A변환기의 분해능에 의존함으로써 미세 조정이 불가능한 문제점이 있었다. 그리고 전술한 LCD, EL, CCFL등과 같은 표시장치에서는 각 장치마다 필요로 하는 구동 주파수가 서로 다른데 반하여 상기한 바와 같은 인버터 제어회로에서는 인버터의 출력 주파수가 고정 설치됨으로써 그때마다 하드웨어를 변경해야만 하는 문제점이 있었다.

따라서 본 발명의 목적은 인버터의 구동을 제어할시 인버터의 입력전원을 스위칭하기 위한 스위치회로를 필요로 하지 않는 인버터 제어회로 및 그 제어방법을 제공함에 있다.

본 발명의 다른 목적은 별도의 조정소자를 사용치 않고 인버터의 출력전압레벨을 미세 조정을 할 수 있는 인버터 제어회로 및 그 제어방법을 제공함에 있다.

본 발명의 또 다른 목적은 인버터의 출력 주파수를 가변조정을 할 수 있는 인버터 제어회로 및 토 제어방법을 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명의 회로는 하나의 주기에서 논리상태가 서로 다른 제1, 제2구간의 비에 따른 듀티사이클을 가지는 펄스폭변조신호(Pulse Width Modulation:이하 PWM이라 칭함)를 발생하는 제어신호 발생회로와, PWM신호의 제1, 제2구간중 어느 하나의 구간에 해당하는 펄스폭을 가지는 제1, 제2구동펄스신호를 해당 구간마다 교호적으로 발생하는 펄스변환회로와, 제1, 제2구동펄스신호의 펄스기간동안 직류의 구동전원을 서로 다른 극성으로 스위칭하여 교류의 출력전원을 발생하는 인버터를 구비한다. 제어신호 발생회로는 인버터의 구동을 선택하기 위한 구동모드키를 적어도 가지는 키입력부와, 구동모드키가 입력되는 것에 응답하여 미리 설정된 값의 듀티사이클을 가지는 PWM신호를 발생하는 구동제어 회로를 구비한다. 또한 제어신호 발생회로는 인버터의 구동을 선택하기 위한 구동모드키와 인버터의 출력전원의 전압레벨을 조정하기 위한 전압증가키 및 전압감소키를 가지는 키입력부와, 구동모드키가 입력되는 것에 응답하여 미리 설정된 값의 듀티사이클을 가지는 PWM신호를 발생하며 전압증가키와 전압감소키중 하나의 키입력에 응답하여 PWM신호의 제1, 제2구간의 폭을 상대적으로 변경하는 구동제어회로를 구비한다.

또한 상기한 목적들을 달성하기 위한 본 발명의 방법은 구동모드키입력에 응답하여 하나의 주기에서 논리상태가 서로 다른 제1, 제2구간의 미리 설정된 비에 따른 듀티사이클을 가지는 PWM신호를 발생하여 인버터를 구동시키는 구동과정과, 인버터를 구동시키는 중에 전압증가키와 전압감소키중 어느 하나가 입력되는 것에 응답하여 PWM신호의 제1, 제2구간을 상대적으로 변경하는 전압조정과정을 구비한다. 전압조정과정은 전압증가키입력에 응답하여 PWM신호의 제1구간의 폭을 일정 감소시키고 상대적으로 PWM신호의 제2구간의 폭을 일정 증가시켜 인버터의 출력전원의 전압레벨을 증가시키는 증가조정과정과, 전압감소키입력에 응답하여 PWM신호의 제1구간의 폭을 일정 증가시키고 상대적으로 PWM신호의 제2구간의 폭을 일정감소시켜 출력전원의 전압레벨을 감소시키는 감소조정과정으로 이루어진다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

하기 설명에서 도면들중 동일한 구성요소들은 가능한한 어느 곳에서든지 동일한 부호들을 나타내고 있음에 유의해야 한다. 또한 하기 설명에서 구체적인 회로구성이나 논리상태들 등과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

제9도는 본 발명에 따른 인버터 제어회로의 회로도를 보인 것이다. 제9도에서 키입력부(100)와 CPU(102)와 메모리(104)와 PWM신호 발생회로(106)로 구성된 부분이 제어신호 발생회로로서 하나의 주기에서 논리상태가 서로 다른 제1, 제2구간의 비에 따른 듀티사이클을 가지는 PWM신호 Po를 발생한다.

키입력부(100)는 구동모드키와 전압증가키 및 전압감소키를 가진다. 구동모드키는 인버터(110)의 구동을 선택하여 구동시키기 위한 키이고, 전압증가키 및 전압감소키는 인버터(110)의 출력전원의 전압레벨을 조정하기 위한 키로서 전압증가키는 전압레벨을 증가시키기 위한 키이고 전압감소키는 출력전원의 전압레벨을 감소시키기 위한 키이다.

CPU(102)는 미리 설정된 값을 가지는 제1, 제2구간데이타를 발생하고 전압증가키와 전압감소키중 하나의 키입력에 응답하여 제1, 제2구간데이타간을 상대적으로 변경한다. CPU(102)는 전압증가키입력시 제1구간데이타간을 일정 감소시키고 상대적으로 제2구간데이타값을 일정 증가시켜 인버터(110)의 출력전원의 전압레벨을 증가시키며, 전압감소키입력시 제1구간데이타간을 일정 증가시키고 상대적으로 제2구간테이타간을 일정 감소시켜 인버터(110)의 출력전원의 전압레벨을 감소시킨다. 또한 CPU(102)는 구동모드키가 입력되는 것에 응답하여 후술하는 바와 같이 PWM신호 발생회로(106)를 동작시키기 위한 구동인에이블신호 EN을 발생한다.

메모리(104)는 후술하는 바와 같은 제13도에 따른 본 발명의 인버터 제어기능을 수행하기 위한 CPU(102)의 프로그램과 제14도와 같은 값들을 저장한다.

PWM신호 발생희로(106)는 CPU(102)로부터 인가되는 제1, 제2구간데이타간에 각각 대응하는 제1, 제2구간의 비에 따른 듀티사이클을 가지는 PWM신호 Po를 발생한다. 이때 PWM신호 발생회로(106)는 CPU(102)로부터 상기한 바와 같은 구동인에이볼신호 EN가 발생되는 것에 응답하여 동작을 개시한다.

펄스변환회로(108)는 PWM신호 Po의 제1, 제2구간중 어느 하나의 구간에 해당하는 펄스폭을 가지는 제1, 제2구동펄스신호 PA, PB를 해당 구간마다 교호적으로 발생한다. 펄스변환회로(108)는 PWM신호 Po가 제1논리상태로 천이할때마다 논리상태가 반전되는 신호를 발생하는 제1플립플롭(PF1)과, PWM신호 Po와 제1플립플릅(FF1)의 비반전술력 QA을 부논리합하여 제1구동펄스신호 PA로서 출력하는 제1부논리합게이트(NOR1)와, PWM신호 Po와 제1플립플롭(FF1)의 반전출력 QB을 부논리합하며 제2구동펄스신호 PB로서 출력하는 제2부논리합게이트(NOR2)로 구성한다.

인버터(110)는 제1, 제2구동펄스신호 PA, PB의 입력에 의해 직류의 구동전원 V_D을 서로 다른 극성으로 스위칭하여, 제1, 제2구동펄스신호 PA, PB의 펄스기간동안 각각 서로 다른 극성을 가지는 교류의 출력전원 Vout을 발생한다. 인버터(110)는 구동전원 V_D측과 접지 사이에 순차로 접속되며, 제1, 제2구동펄스신호 PA, PB에 의해 교호적으로 서로 다른 상태로 스위칭되는 제1, 제2트랜지스터(Q11,Q12)화, 구동전원 V_D측과 접지에 일차측 권선(Np)의 양단이 접속되고 중간탭이 구동전원 V_D측에 접속되며 제1, 제2트랜지스터(Q11,Q12)의 스위칭에 따라 발생되는 교류전압을 이차측 권선(Ns)에 유기시켜 교류의 출력전원 Vout으로 출력하는 트랜스포머(T11)와. 구동전원 V_D측에 애노드단자가 접속되는 제너다이오드(ZD11)와, 각각 제1, 제2트랜지스터(Q11,Q12)의 콜렉터단자로부터 제너다이오드(ZD11)의 캐소드단자측으로 순방향 접속되는 제1, 제2다이오드(D11,D12)와. 제1트런지스터(Q11)의 콜렉터단자와 접지 사이에 접속되는 캐패시터(C11) 및 저항(R11)과, 제2트랜지스터(Q12)의 클렉터단자와 접지 사이에 접속되는 캐왜시터(C12) 및 저항(R12)으로 구성한다.

상기한 제9도의 각 부분의 동작파형 도를 제10도로서 나타내었다.

한편 제9도중 PWM신호 발생회로(106)의 일실시예의 구성을 보이면 제11도로서 도시한 바와 같다. 제1, 제2 래치회로(LA1,LA2)는 CPU(102)로부터 인가되는 제1, 제2구간데이타 LON, LOFF를 각각 래치 출력한다. 멀티플렉서(MUX1)는 제1, 제2래치회로(LA1,LA2)에서 래치 출력되는 제1, 제2구간데이타 LON, LOFF를 제2플립플롭(FF2)의 반전출력단자()에서 출력되는 PWM신호 Po의 제1, 제2구간에 대응하여 교호적으로 선택 출력한다. 이때 PWM신호 Po가 논리 하이인 구간에서는 제1구간데이타 LON을 선택하여 출력하고 PWM신호 Po가 논리 로우인 구간에서는 제2구간데이타 LOFF를 선택하여 출력한다. 제1논리곱게이트(AN1)는 CPU(102)로부터 인가되는 구동인에이블신호 EN와 일정 주파수의 클럭신호 XCLK를 논리곱하여 카운터(CNT)의 클럭단자 CK에 인가한다. 카운터(CNT1)는 제1논리곱게이트(AN1)를 통해 출력되는 클럭신호 Xin을 판동인에이블신호 EN가 발생되는 것에 응답하여 카운트하며 카운트에 따른 카운트데이타 QCN을 발생한다. 비교기(COMP1)는 멀티플렉서(MUX1)에서 선택 출력되는 데이터 QM과 카운트데이타 QCN을 비교하여 동일하게 될때 비교신호 QCO를 발생한다. 제2플립플롭(FF2)은 비교신호 QCO가 발생될때마다 논리상태가 반전되는 신호를 PWM신호 Po로서 출력한다. 카운트 초기화 회로(112)는 비교신호 QCO가 발생될때마다 카운터(CNT1)의 카운트데인타 QCN을 초기화시킨다. 카운트 초기화 회로(112)는 제1논리곱게이트(AN1)를 통해 출력되는 클럭신호 Xin이 제2논리상태로 천이할때마다 비교신호 QCO를 래치하는 제3플립플릅(FF3)과, 플럭신호 Xin과 제3플립플롭(FF3)의 반전출력 QF를 부논리곱하는 제1부논리곱게이트(NAN1)와. 구동인에이블신호 EN과 제1부논리곱게이트(NAN1)외 출력 YCL을 논리곱하어 카운터(CNT1)의 클리어단자 CLR에 인가하는 제2논리곱게이트(AN2)로 구성한다.

상기한 제11도의 각 부분의 동작파형도를 제12도로서 나타내었다.

제13도는 본 발명에 따른 인버터 제어의 처리흐름도로서, 구동모드키입력에 응답하여 미리 설정된 간의 듀티사이클을 가지는 PWM신호 Po를 발생하여 인버터(110)를 구동시키는 구동과정과, 전압증가키입력에 응답하여 PWM신호 Po의 제1구간의 폭을 일정 감소시키고 상대적으로 PWM신호 Po의 제2구간의 폭을 일정 증가시켜 인버터(110)의 출력전원 Vout의 전압레벨을 증가시키는 증가조정과정과, 전압감소키입력에 응답하여 PWM신호 Po의 제1구간의 폭을 일정 증가시키고 상대적으로 PWM신호 Po의 제2구간의 폭을 일정 감소시켜 출력전원 Vout의 전압레벨을 감소시키는 감소조정과정으로 이루어진다.

제14도는 본 발명의 수행을 위한 메모리 맵 구성도로서, CPU(102)에 의해 액세스되는 메모리(104)에 구성한다. 제14도에서 BF_EN은 PWM신호 발생회로(106)의 동작상태를 제어하기 위한 구동제어버퍼이고, ON_CNT는 제1구간데이타를 저장하는 제1구간데이타버퍼이며, OFF_CNT는 제2구간데이타를 저장하는 제2구간데이타버퍼이다.

이하 본 발명의 동작예를 첨부한 제9도 내지 제14도를 참조하여 상세히 설명한다. 이하의 설명에서 제1논리상태는 논리 하이상태이고, 제2논리상태는 논리 로우상태인 것으로 예를들어 설명한다.

우선 전원이 온되면 CPU(102)는 제13도의 (A1)단계에서 통상적인 초기화 동작을 수행한 후, (A2)단계에서 PWM신호 발생회로(106)를 초기화시킨다. 이때 제14도와 같은 구동제어버퍼 BF EN을 클리어시킴으로써 구동인에이블신호 EN을 논리 로우로 발생한다. 이에 따라 PWM신호 발생회로(106)의 카운터(CNT1) 및 제2플립플롭(FF2)이 논리 로우의 구동인에이욜신호 EN에 의해 클리어됨으로써 초기화 된다. 또한 제1, 제2구간데이타버퍼 ON_CNT, OFF_CNT에 각각 디폴트(default)로 미리 설겅된 값 N1, N2를 저장한다. 다음에 (A3)단계에서 제1, 제2구간데이타버퍼 ON_CNT, OFF_CNT에 저장된 제1, 제2구간데이타 LON, LOFF를 제어데이타 COND로서 순차로 제1, 제2래치회로(LA1,LA2)에 출력한다. 이와 동시에 논리 로우의 제1, 제2래치인에이블신호 LE1, LE2를 순차로 발생시킨다. 이에 따라 제1, 제2래치(LA1, LA2)에는 각각 제1, 제2구간데이타 LON, LOFF가 저장된다.

다음에 CPU(102)는 (A4)-(A5)단계에서 키입력부(100)로부터의 키입력을 스캔(scan)한다. 이와 같은 상태에서 사용자가 인버터(110)를 구동시키고자 한다면, 키입력부(100)의 구동모드키를 입력시킨다.

그러면 CPU(102)는 (A6)단계에서 구동모드키입력에 응답하여 (A7)단계에서 구동제어버퍼 BF EN을 반전시킴으로써 구동인에이블신호 EN을 논리 하이로 반전시킨다. 이에 따라 PWM신호 발생회로(106)가 동작을 시작함으로써 제10도와 같은 PWM신호 Po를 발생하게 된다.

여기서 PWM신호 발생회로(106)에서 PWM신호 Po를 발생하는 것을 보다 상세히 설명하면 다음과 같다.

우선 구동인에이블신호 EN이 제12도와 같이 논리 하이로 되면, 카운터(CNT1)와 제2플립플롭(FF2)이 클리어상태에서 해제되며 논리곱게이트(AN1)는 제12도와 같은 클럭신호 XCLK와 구동인에이블신호 EN을 논리곱함으로써 제12도와 같은 신호 Xin을 출력한다. 이때 논리곱게이트(AN1)에서 출력되는 신호 Xin은 제12도에서 보는 바와 같이 출력신호 XCLK와 동일하게 된다. 클럭신호 XCLK는 외부로부터 인가되는 일정 주파수의 클럭신호로서 별도의 발진회로를 사용하여 발생시킬 수도 있고 CPU(102)의 시스템클럭을 이용할 수도 있다.

이때 제2플립플롭(FF2)의 반전출력단자()의 상태는 구동인에이블신호 EN이 논리 로우였던 상태와 동일하게 논리 하이를 유지한다. 이에 따라 멀티플렉서(MUX1)는 제1래치(LA1)의 제1구간데이타 LON을 선택하여 비교기(COMP1)로 출력한다. 그리고 카운터(CNT1)는 논리곱게이트(AN1)의 출력신호 Xin에 나타나는 펄스수를 초기값부터 카운트하며 제12도와 같은 카운트에 따른 카운트데이타 QCN을 비교기 (COMP1)로 출력한다. 제12도에서는 카운터 (CNT1)는 증가카운트 동작을 하는 것을 예시한 것이다.

카운터(CNT1)에서 계속적으로 카운트가 이루어짐에 따라 카운트데이타 QCN과 제1구간데이타 LON이 동일해지면, 그때의 시점 즉, 제12도의 t1시정에서 비교기(COMP1)는 제12도와 같이 클럭신호 XCLK의 한주기동안 논리 로우의 비교신호 QCO를 발생한다. 이때 제2플립플롭(FF2)은 비교신호 QCO가 제12도와 같이 논리 로우에서 논리 하이로 천이하는 상승엣지(rising edge) 즉, t3시점에서 출력상태가 반전된다.

이에 따라 제2플립플롭(FF2)의 반전출력단자()에서는 제12도와 같이 PWM신호 Po가 논리 로우로 출력된다. 이때 멀티플렉서(MUX1)는 제2플립플롭(FF2)의 출력 PWM신호 Po가 논리 로우로 변함에 따라 제2래치(LA2)의 제2구간데이타 LOFF를 선택하여 비교기(COMP1)로 출력한다. 또한 제3플립플롭(FF3)의 반전출력단자()의 출력 QF는 논리곱게이트(AN1)의 출력신호 Xin이 논리 하이에서 논리 로우로 천이하는 하강엣지(falling edge) 즉, t2시점에서 클럭신호 XCLK의 한 주기동안 논리 하이가 된다.

이에 따라 부논리곱게이트(NAN1)의 출력신호 YCL은 제12도와 같이 논리곱게이트(AN1)의 출력신호 Xin과 제3플립플롭(FF3)의 반전출력신호 QF가 동시에 논리 하이인 동안, 즉, 제12도와 같이 t3시점부터 클럭신호 XCLK의 반주기동안 논리 로우가 된다. 그러므로 카운터(CNT1)가 다시 클리어됨으로써 카운트데이타 QCN은 초기값이 된다.

카운터(CNT1)에서 다시 초기값부터 계속적으로 카운트가 이루어짐에 따라 카운트데이타 QCN과 제2구간데이타 LOFF가 동일해지면, 비교기(COMP1)에서는 상기한 바와 같이 논리 로우의 비신호 QCO를 발생한다. 그러면 제2플립플롭(FF2)의 출력상태가 다시 반전됨으로써 PWM신호 Po가 논리 하이로 된다. 또한 멀티플렉서(MUX1)는 다시 제1래치(LAI)의 제1구간데이타 LON을 선택 출력하게 되고 카운터(CNT1)는 다시 클리어된다.

이후 상기한 바와 같은 동작을 계속적으로 반복함으로써 제2플립플롭(FF2)에서 출력되는 PWM신호 Po는 제1구간데이타 LON에 해당하는 제10도와 같은 제1구간 TON동안 논리 하이가 되고 제2구간데이타 LOFF에 해당하는 제10도와 같은 제2구간 TOFF 동안 논리 로우가 되며, 이와 같은 상태가 계속적으로 반복된다.

따라서 PWM신호 발생회로(106)에서는 제1, 제2구간데이타 LON, LOFF간에 각각 대응하는 제1, 제2구간 TON, TOFF의 비에 따른 듀티사이클을 가지는 PWM신호 Po를 발생하는 것이다. 이때 제1, 제2구간데이타 LON, LOFF값에 따라 PWM신호 Po의 듀티 및 주파수가 변하게 된다.

상기한 바와 같이 발생된 PWM신호 Po는 펄스변환회로(108)에 인가된다. 펄스변환회로(108)의 제1플립플롭(FF1)은 PWM신호 Po를 클럭단자 CK에 입력되는 PWM신호 Po의 상승점에서마다 출력상태가 제10도와 같이 반전되게 된다. 그러면 부논리합게이트(NOR1)는 제1플립플롭(FF1)의 비 반전출력단자(Q)에서 제10도와 같이 출력되는 비반전출력신호 QA와 PWM신호 Po를 부논리합하여 제10도와 같은 제1구동펄스신호 PA를 출력하고, 부논리합게이트(NOR2)는 제1플립플롭(FF1)의 반전출력단자()에서 제10도와 같이 출력되는 반전출력신호 QB와 PWM신호 Po를 부논리합하여 제10도와 같은 제2구동펄스신호 PB를 출력한다. 이때 제10도에서 보는 바와 같이, 제1, 제2구동펄스신호 PA, PB는 PWM신호 Po의 제2구간 TOFF에 해당하는 펄스폭을 가지는 논리 하이로서 제2구간 TOFF마다 교호적으로 발생되는 것을 알 수 있다.

부논리합게이트(NOR1,NOR2)에서 각각 발생되는 제1, 계 2구동펄스신호 PA, PB는 각각 인버터(110)의 제1, 제2트랜지스터(Q11,Q12)의 베이스단자에 인가된다. 그러면 제1트랜지스터(Q11)는 제1구동펄스신호 PA가 논리 하이인 동안 턴-온되고, 제2트랜지스터(Q12)는 제2구동펄스신호 PB가 논리 하이인 동안 턴-온된다. 이에 따라 직류의 구동전원 V_D이 서로 다른 극성으로 스위칭됨으로써 제10도와 같이 제1, 제2구동펄스신호 PA, PB의 펄스기간동안 각각 서로 다른 극성을 가지는 교류의 출력전원 Vout이 트랜스포머(T11)의 이차측 권선(Ns)에서 발생된다.

이때 출력전원 Vout의 진폭은 일정하고 듀티사이클은 PWM신호 Po의 제1, 제2구간 TON, TOFF의 비에 의해 결정되고 주파수는 PWM신호 Po의 주파수와 동일하게 된다. 그러므로 실제적으로 부하에 공급되는 전원의 전압레벨은 PWM신호 Po의 듀티사이클에 따른다.

상기한 바와 같이 인버터(110)를 구동시키는 중에 CPU(102)는 (A4)-(A5)단계에서 키입력부(100)로부터의 키입력을 스캔한다. 이와 같은 상태에서 사용자가 인버터(110)의 출력전원 Vout의 전압레벨을 증가시키고자 한다면, 키입력부(100)의 전압증가키를 입력시킨다.

그러면 CPU(102)는 (A8)단계에서 전압증가키입력에 응답하여 (A9)단자에서 제1구동데이타버퍼 ON CNT의 값을 일정 감소시키고 상대적으로 제2구동데이타버퍼 OFF CNT의 간을 일정 증가시킨다. 다음에 (A10)단계에서 제1, 제2구간데이타버퍼 ON_CNT, OFF_CNT에 저장된 제1, 제2구간데이타 LON, LOFF를 제어데이타 COND로서 순차로 제1, 제2래치회로(LA1,LA2)에 출력한다. 이와 동시에 논리 로우의 제1, 제2래치 인에이블신호 LE1, LE2를 순차로 발생시킨다. 이에 따라 제1, 제2래치(LA1,LA2)에는 각각 제1, 제2구간데이타 LON, LOFF가 저장된다. 그러면 PWM신호 발생회로(106)에서 발생되는 PWM신호 Po의 듀티사이를이 변화하게 된다. 즉, 제1구간 TON의 폭은 증가되고 제2구간 TOFF의 폭은 감소된다. 이에 응답하여 펄스변환회로(108)에서 출력되는 제1, 제2구동펄스신호 PA, PB의 펄스폭이 증가됨에 따라 출력전원 Vout의 실제적인 전압레벨은 증가하게 된다.

상기한 바와 달리 인버터(110)를 구동시키는 중에 사용자가 인버터(110)의 출력전원 Vout의 전압레벨을 감소시키고자 한다면, 키입력부(100)의 전압감소키를 입력시킨다.

그러면 CPU(102)는 (All)단계에서 전압감소키입력에 응답하여 (A12)단계에서 제1구동데이타버퍼 ON CNT의 값을 일정 증가시키고 상대적으로 제2구동데이타버퍼 OFF_CNT의 간을 일정 감소시킨다. 다음에 (A13)단계에서 제1, 제2구간데이타버퍼 ON_CNT, OFF_CNT에 저장된 제1, 제2구간데이타 LON, LOFF를 제어데이타 COND로서 순차로 제1, 제2래치회로(LA1,LA2)에 출력한다. 이와 동시에 논리 로우의 제1, 제2래치 인에이블신호 LE1, LE2를 순차로 발생시킨다. 이에 따라 제1, 제2래치(LA1,LA2)에는 각각 제1, 제2구간데이타 LODf, LOFF가 저장된다. 그러면 PWM신호 발생회로(106)에서 발생되는 PWM신호 Po의 듀티사이클이 변화하게 된다. 즉, 제1구간 TON의 폭은 감소되고 제2구간 TOFF의 폭은 증가된다. 이에 응답하여 펄스변환회로(108)에서 출력되는 제1, 제2구동펄스신호 PA, PB의 펄스폭이 감소됨에 따라 출력전원 Vout의 실제적인 전압레벨은 감소하게 된다.

따라서 전압증가키 또는 전압감소키에 의해 PWM신호 발생회로(106)에 인가되는 제1, 제2구간데이타 LON, LOFF의 간을 변경시킴으로써 인버터(110)의 출력전원 Vout의 전압레벨을 조정할 수 있게 된다. 또한 전술한 (A2)단계에서 제1, 제2구간데이타버퍼 ON_CNT, OFF_CNT에 각각 저장하는 디폴트값 N1, N2를 변경한다면 출력전원 Vout의 주파수를 가변조정할 수 있다.

상술한 바와 같이 본 발명은 인버터의 구동을 제어할시 인버터의 입력전원을 스위칭하기 위한 스위치회로를 필요로 하지 않음으로써 불필요한 전력소모를 방지할 수 있으며 별도의 조정소자를 사용치 않고 인버터의 출력전압레벨을 소프트웨어적으로 미세 조정을 할 수 있는 잇점이 있다. 또한 인버터의 출력 주파수를 소프트웨어적으로 가변조정을 할 수 있음으로써 필요로 하는 구동 주파수가 서로 다른 장치에서도 용이하게 적용할 수 있는 잇점이 있다.

한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 특히 CPU(102)와 PWM신호 발생회로(106)를 별도로 사용하지 않고 PWM신호 발생 기능을 가지는 마이크로 컴퓨터를 사용할 수도 있을 것이다. 따라서 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구의 범위와 특허청구의 범위의 균등한 것에 의해 정하여져야한다

.

Claims (28)

1. 직류전원을 교류전원으로 변환하는 인버터를 제어하기 위한 인버터 제어회로에 있어서, 구동모드키를 적어도 가지는 키 입력수단과, 하나의 주기에서 논리상태가 서로 다른 제1, 제2구간의 비에 따른 듀티사이클을 가지는 펄스폭변조신호를 상기 구동모드키가 입력되는 것에 응답하여 미리 설정된 값의 듀티사이클로 발생하는 구동제어수단과, 상기 펄스폭변조신호의 제1, 제2구간증 어느 하나의 구간에 해당하는 펄스폭을 가지는 제1, 제2구동펄스신호를 상기 해당 구간마다 교호적으로 발생하는 펄스변환수단과, 상기 제1, 제2구동펄스신호의 펄스기간동안 직류의 구동전원을 서로 다른 극성으로 스위칭하여 교류의 출력전원을 발생하는 인버터수단을 구비하는 것을 특징으로 하는 인버터 제어회로.
2. 직류전원을 교류전원으로 변환하는 인버터를 제어하기 위한 인버터 제어회로에 있어서, 구동모드키와 출력전원의 전압레벨을 조정하기 위한 전압증가키 및 전압감소키를 가지는 키 입력수단과, 하나의 주기에서 논리상태가 서로 다른 제1, 제2구간의 비에 따른 듀티사이클을 가지는 펄스폭변조신호를 상기 구동모드키가 입력되는 것에 응답하여 미리 설정된 값의 듀티사이클로 발생하며, 상기 전압증가키와 전압감소키증 하나의 키입력에 응답하여 상기 펄스폭변조신호의 제1, 제2구간의 폭을 상대적으로 변경하는 구동제어수단과, 상기 펄스폭변조신호의 제1, 제2구간증 어느 하나의 구간에 해당하는 펄스폭을 가지는 제1, 제2구동펄스신호를 상기 해당 구간마다 교호적으로 발생하는 펄스변환수단과, 상기 제1, 제2구동펄스신호의 펄스기간동안 직류의 구동전원을 서로 다른 극성으로 스위칭하여 교류의 출력전원을 발생하는 인버터수단을 구비하는 것을 특징으로 하는 인버터 제어회로.
3. 제2항에 있어서, 상기 구동제어수단이 상기 전압증가키입력에 응답하여 상기 제1구간의 폭을 일정 감소시키고 상대적으로 상기 제2구간의 폭을 일정 증가시켜 상기 출력전원의 전압레벨을 증가시키는 것을 특징으로 하는 인버터 제어회로.
4. 제3항에 있어서. 상기 구동제어수단이 상기 전압감소키입력에 응답하여 상기 제1구간의 폭을 일정 증가시키고 상대적으로 상기 제2구간의 폭을 일정 감소시켜 상기 출력전원의 전압레벨을 감소시키는 것을 특징으로 하는 인버터 제어회로.
5. 제4항에 있어서, 상기 제1구간은 펄스가 나타나는 온구간이고, 상기 제2구간은 펄스가 나타나지 않는 오프구간인 것을 특징으로 하는 인버터 제어회로.
6. 제5항에 있어서, 상기 구동제어수단이 상기 온구간과 오프구간의 설정된 값을 변경하는 것에 의해 상기 펄스폭변조신호의 주파수를 변경하는 것을 특징으로 하는 인버터 제어회로.
7. 직류전원을 교류전원으로 변환하는 인버터를 제어하기 의한 인버터 제어회로에 있어서, 구동모드키와 전압증가키 및 전압감소키를 가지는 키 입력수단과, 미리 설정된 값을 가지는 제1, 제2구간데이타를 발생하고 상기 구동모드키가 입력되는 것에 응답하여 구동인에이블신호를 발생하며 상기 전압증가키와 전압감소키 중 하나의 키입력에 응답하여 상기 제1, 제2구간데이타간을 상대적으로 변경하는 구동제어수단과, 상기 구동제어수단으로부터 상기 구동인에이블신호가 발생되는 것에 응답하여 상기 제1, 제2구간데이타값에 각각 대응하는 제1, 제2구간의 비에 따른 듀티사이클을 가지는 펄스폭변조신호를 발생하는 펄스폭변조신호 발생수단과, 상기 펄스폭변조신호의 제1, 제2구간증 어느 하나의 구간에 해당하는 펄스폭을 가지는 제1, 제2구동펄스신호를 상기 해당 구간마다 교호적으로 발생하는 펄스변환수단과, 구동전원측과 접지 사o:에 접속되며 상기 제1, 제2구동펄스에 의해 교호적으로 서로 다른 상태로 스위칭되는 제1, 제2스위칭수단과, 상기 구동전원측과 접지에 일차측 권선의 양단이 접속되고 증간탭이 상기 구동전원측에 접속되며 상기 제1, 제2스위칭수단의 스위칭에 따라 발생되는 교류전압을 이차측 권선에 유기시켜 교류의 출력전원으로 출력하는 트랜스포머를 구비하는 것을 특징으로 하는 인버터 제어회로.
8. 제7항에 있어서, 상기 구동제어수단이 상기 전압증가키입력에 응답하여 상기 제1구간데이타값을 일정감소시키고 상대적으로 상기 제2구간데이타값을 일정 증가시키는 것을 특징으로 하는 인버터 제어회로.
9. 제8항에 있어서, 상기 구동제어수단이 상기 전압감소키입력에 응답하여 제1구간데이타값을 일정 증가시키고 상대적으로 상기 제2구간데이타값을 일정 감소시키는 것을 특징으로 하는 인버터 제어회로.
10. 제9항에 있어서, 상기 제1구간은 펄스가 나타나는 온구간이고, 상기 제2구간은 펄스가 나타나지 않는 오프구간인 것을 특징으로 하는 인버터 제어회로.
11. 제10항에 있어서, 상기 구동제어수단이 상기 온구간과 오프구간의 설정된 값을 변경하는 것에 의해 상기 펄스폭변조신호의 주파수를 변경하는 것을 특징으로 하는 인버터 제어회로.
12. 제11항에 있어서, 상기 구동제어수단이 중앙처리장치인 것을 특징으로 하는 인버터 제어회로.
13. 직류전원을 교류전원으로 변환하는 인버터를 제어하기 위한 인버터 제어회로에 있어서, 구동모드키와 전압증가키 및 전압감소키를 가지는 키 입력수단과, 상기 구동모드키가 입력되는 것에 응답하여 미리 설정된 간을 가지는 제1, 제2구간데이타와 구동인에이블신호를 발생하며 상기 전압증가키와 전압감소키증 하나의 키입력에 응답하여 상기 제1, 제2구간데이타값을 상대적으로 변경하는 구동제어수단과, 상기 .게1, 제2구간데이타를 각각 래치하는 제1, 제2래치수단과, 상기 제1, 제2래치수단에서 래치 출력되는 상기 제1, 제2구간데이타를 펄스폭변조신호의 제1, 제2구간에 대응하여 교호적으로 선택 출력하는 선택수단과, 상기 구동인에이블신호가 발생되는 것에 응답하여 일정 주파수의 클럭신호를 카운트하여 카운트에 따른 카운트데이타를 발생하는 카운트수단과, 상기 선택수단에서 선택 출력되는 주기데이타와 상기 카운트데이타를 비교하여 동일하게 될때 비교신호를 발생하는 비교수단과, 상기 비교신호가 발생될때마다 논리상태가 반전되는 신호를 상기 펄스폭변조신호로서 출력하는 펄스폭변조신호 출력수단과, 상기 펄스폭변조신호의 제1, 제2구간중 어느 하나의 구간에 해당하는 펄스폭을 가지는 제1, 제2구동펄스신호를 상기 해당 구간마다 교호적으로 발생하는 펄스변환수단과, 상기 제1, 제2구동펄스신호의 입력에 의해 직류의 구동전원을 서로 다른 극성으로 스위칭하여 상기 제1, 제2구동펄스신호의 펄스기간동안 각각 서로 다른 극성을 가지는 교류의 출력전원을 발생하는 인버터수단을 구비하는 것을 특징으로 하는 인버터 제어회로.
14. 제13항에 있어서, 상기 구동제어수단이 상기 전압증가키입력시 상기 제1구간데이타간을 일정 감소시키고 상대적으로 상기 제2구간데이타간을 일정 증가시키며 상기 전압감소키입력시 상기 제1구간데이타값을 일정 증가시키고 상대적으로 상기 제2구간데이타값을 일정 감소시키는 것을 특징으로 하는 인버터 제어회로.
15. 제14항에 있어서, 상기 펄스폭변조신호의 제1구간은 펄스가 나타나는 온구간이고, 상기 제2구간은 펄스가 나타나지 않는 오프구간인 것을 특징으로 하는 인버터 제어회로.
16. 제15항에 있어서, 상기 펄스변환수단이, 상기 펄스폭변조신호가 제1논리상태로 천이할때마다 논리상태가 반전되는 신호를 발생하는 제1플립플롭과, 상기 펄스폭변조신호와 상기 제1플립플롭의 비반전출력을 부논리합하여 상기 제1구동펄스신호로서 출력하는 제1부논리합게이트와, 상기 펄스폭변조신호와 삳기 제1플립플롭의 반전출력을 부논리합하여 상기 제2구동펄스신호로서 출력하는 제2부논리합게이트로 구성하는 것을 특징으로 하는 인버터 제어회로.
17. 제16항에 있어서, 상기 비교신호가 발생될때마다 상기 카운트수단의 카운트데이타를 초기화시키는 카운트 초기화 수단을 더 구비하는 것을 특징으로 하는 인버터 제어회로.
18. 제17항에 있어서, 상기 펄스폭변조신호 출력수단이 상기 비교신호가 클럭단자에 입력될때마다 논리상태가 반전되는 출력신호를 발생하는 제2플립플롭으로 구성하는 것을 특징으로 하는 인버터 제어회로.
19. 제18항에 있어서, 상기 카운트수단이, 상기 구동인에이블신호와 상기 플럭신호를 논리곱하는 제1논리곱게이트와, 상기 제1논리곱게이트를 통해 출력되는 상기 클럭신호를 카운트하는 카운터로 구성하는 것을 특징으로 차는 인버터 제어회로.
20. 제19항에 있어서, 상기 카운트 초기화 수단이, 상기 제1논리곱게이트를 통해 출력되는 상기 클럭신호가 제2논리상태로 천이할때마다 상기 비교신호를 래치하는 제3플립플롭과, 상기 클럭신호와 상기 제3플립플롭의 반전출력을 부논리곱하는 제1부논리곱게이트와, 상기 구동인에이블신호와 상기 제1부논리곱게이트의 출력을 논리 곱하여 상기 카운터의 클리어단자에 인가하는 제2논리곱게이트로 구성하는 것을 특징으로 하는 인버터 제어회로.
21. 제20항에 있어서, 상기 인버터수단이, 구동전원측과 접지 사이에 접속되며 상기 제1, 제2구동펄스에 의해 교호적으로 서로 다른 상태로 스위칭되는 제1,제2스위칭수단과, 상기 구동전원측과 접지에 일차측 권선의 양단이 접속되고 중간탭이 상기 구동전원측에 접속되며 상기 제1, 제2스위칭수단의 스위칭에 따라 발생되는 교류전압을 이차측 권선에 유기시켜 교류의 출력전원으로 출력하는 트랜스포머를 구비하는 것을 특징으로 하는 인버터 제어회로.
22. 제21항에 있어서, 상기 제1, 제2스위칭수단이 서로의 에미터단자가 접속되고 각각의 콜렉터단자가 각각 상기 트랜스포머의 일차측 권선의 양단에 접속되며 각각의 베이스단자가 상기 제1, 제2부논리합게이트의 출력단에 각각 접속되어 상기 제1, 제2구동펄스에 의해 교호적으로 서로 다른 상태로 스위칭되는 제1, 제2트랜지스터인 것을 특징으로 하는 인버터 제어회로.
23. 제22항에 있어서, 상기 인버터수단이, 상기 구동전원측에 애노드단자가 접속되는 제너다이오드와, 각각 상기 제1, 제2트랜지스터의 콜렉터단자로부터 상기 제너다이오드의 캐소드단자측으로 순방향 접속되는 제1, 제2다이오드를 더 구비하는 것을 특징으로 하는 인버터 제어회로.
24. 제23항에 있어서, 상기 인버터수단이, 각각 상기 제1, 제2트랜지스터의 콜렉터단자와 접지 사이에 접속되는 한쌍의 캐패시터 및 저항을 더 구비하는 것을 특징으로 하는 인버터 제어회로.
25. 하나의 주기에서 제1, 제2구간의 비에 따른 듀티사이클을 가지는 펄스폭변조신호의 제1, 제2구간중 하나의 구간에 해당하는 펄스록을 가지는 제1, 제2구동펄스신호틀 상기 해당 구간마다 교호적으로 발생하는 수단과, 상기 제1, 제2구동펄스신호의 펄스기간동안 직류의 구동전원을 서로 다른 극성으로 스위칭하여 교류의 출력전원을 발생하는 인버터수단과, 구동모드키와 전압증가키 및 전압감소키를 적어도 가지는 수단을 구비한 인버터 제어회로의 제어방법에 있어서, 상기 구동모드키입력에 응답하여 미리 설정된 값의 듀티사이클을 가지는 상기 펄스폭변조신호를 발생하여 상기 인버터수단을 구동시키는 구동과정과, 상기 인버터수단을 구동시키는 중에 상기 전압증가키와 전압감소키중 하나의 키입력에 응답하여 상기 펄스폭변조신호의 상기 제1, 제2구간을 상대적으로 변경하는 전압조정과정을 구비하는 것을 특징으로 하는 제어방법.
26. 제25항에 있어서, 상기 전압조정과정이, 상기 전압증가키입력에 응답하여 상기 펄스폭변조신호의 제1구간의 폭을 일정 감소시키고 상대적으로 상기 펄스폭변조신호의 제2구간의 폭을 일정 증가시켜 상기 인버터수단의 출력전원의 전압레벨을 증가시키는 증가조정과정과, 상기 전압감소키입력에 응답하여 상기 펄스폭변조신호의 제1구간의 폭을 일정 증가시키고 상대적으로 상기 펄스폭변조신호의 제2구간의 폭을 일정 감소시켜 상기 인버터수단의 출력전원의 전압레벨을 감소시키는 감소조정과정으로 이루어지는 것을 특징으로 하는 제어방법.
27. 제26항에 있어서, 상기 펄스폭변조신호의 제1구간은 펄스가 나타나는 온구간이고, 상기 제2구간은 펄스가 나타나지 않는 오프구간인 것을 특징으로 하는 제어방법.
28. 제27항에 있어서, 상기 펄스폭변조신호의 상기 온구간과 오프구간의 설정된 값을 변경하는 것에 의해 상기 펄스폭변조신호의 주파수를 변경하는 주파수 변경과정을 더 구비하는 것을 특징으로 하는 제어방법.