KR100209251B1 - 전압/펄스폭 변환회로 - Google Patents

Abstract

전압/펄스폭 변환회로에 있어서, 회로소자수를 증가시키지 않고 펄스폭 변조 출력신호의 변화 출력신호의 변화스텝이 그 듀티비에 대응하여 가변이 되도록하여 칩 사이즈의 축소화, 펄스폭제어의 고 정밀도화를 도모한다.

기준 주파수신호(S12)보다 대수 클록신호 TCK를 발생하는 대수 클록발생기(65)와 이 대수클록신호 TCK를 계수하여 복수비트의 디지털치를 출력하는 카운터(66)와를 구비한다.

또한, 디지털값을 아날로그 신호로 변환하는 D/A 변환기(67)와 상기 D/A 변환기(67)의 출력과 펄스폭 변조제어 전압을 비교하고, 소정의 듀티비를 갖는 펄스폭 변조 출력신호를 생성하는 전압비교기(64)와를 구비한 것이다.

Description

전압/펄스폭 변환회로

제1도는 본 발명의 실시예를 나타낸 전압/펄스폭 변환회로의 구성 블록도.

제2도는 종래의 전압/펄스폭 변환회로의 일 구성예를 나타낸 구성 블록도.

제3도는 제2도중의 D/A 변환기의 구성예를 나타낸 회로도.

제4도는 제2도의 신호 파형도.

제5도는 제2도의 다른 신호 파형도.

제6도는 제1도중의 대수 클록발생기의 구성예를 나타낸 회로도.

제7도는 제1도중의 D/A 변환기의 구성예를 나타낸 회로도.

제8도는 제1도중의 대수 클록신호를 나타낸 도면.

제9도는 제1도의 신호 파형도.

제10도는 제9도의 A부분을 확대한 신호 파형도.

* 도면의 주요부분에 대한 부호의 설명

64 : 전압 비교기 65 : 대수 클록발생기

66 : 카운터 67 : D/A 변환기

S11 : PWM 제어전압 S12 : 기준 주파수신호

Vo : PWM 출력신호

본 발명은 형광 표시관등의 전자표시장치의 휘도조정 등을 위하여 사용되는 전압/펄스폭 변환회로에 관한 것이다.

예컨데, 자동차내에는 오디오장치등의 전자표시장치가 마련되어 있지만, 자동차의 야간 주행시에 있어서 그 전자 표시장치의 휘도를 운전자가 임의로 설정하는 방법으로서, 전자표시 장치의 표시기의 각 세그먼트(segment)에 접속되어 있는 구동출력의 펄스폭을 제어하여 휘도를 설정하는 방법이 있다.

이 펄스폭 제어방법에 있어서 휘도 제어용 전압입력을 소정의 펄스폭으로 변환하기 위하여 각각의 전압/펄스폭 변환회로가 제안되고 있다.

종래 이 종류의 분야의 기술로서는 특개소 63-219222호 공보 등에 기재되어 있는 것이 있다.

제2도는 상기 문헌에 기재된 종래의 전압/펄스폭 변환회로의 일 구성예를 나타내는 구성 블록도이다.

이 전압/펄스폭 변환회로는 펄스폭 변조제어전압(이하 PWM제어 전압이라 한다) S1을 입력하기 위한 입력단자(1), 기준주파수 신호(S2)입력용의 입력단자(2), 및 펄스폭 변조출력신호(이하, PWM 출력신호라 한다) Va 출력용의 출력단자(3)를 가지고 있다.

입력단자(1)는 전압비교기(4)의 (+)입력측을 통하여 출력단자(3)에 접속되어 있다.

한편, 입력단자(2)는 카운터(5)를 통하여 예컨데 6비트의 디지털/아날로그 변환기(이하, D/A 변화기라 한다)(6)의 입력단자(6a)에 접속되어 있다.

D/A 변환기(6)는 입력단자(6a)에 공급되는 카운터(5)의 출력을 아날로그신호로 변환하여 출력단자(6b)에서 출력하는 회로이고, 그 출력단자(6b)에는 전압비교기(4)의 (-)입력측이 접속되어 있다.

또한, 입력단자(1)의 외부측에는 PWM 제어전압 S1을 공급하기 위한 입력회로(10)가 접속되어있다.

이 입력회로(10)는 입력측이 (+)측 배터리 전압 VI에 접속된 야간조명용 스위치(11)를 가지며, 그 스위치(11)의 출력측에는 분압저항(13, 14)이 접속되어 있다. 그리고, 분압저항(13,14)의 접속점이 입력단자(1)에 접속되어있다.

한편, 입력단자(2)의 외부측에는 주파수가 예컨데 32768KHz의 기준 주파수신호 S2를 공급하는 발진회로(20)가 접속되어 있다.

더욱이, 스위치(11)의 출력측이 출력단자(3)와 같이 스위치(11)의 오프상태 검출용의 검출회로(30)를 통하여 2입력 OR게이트(40)의 입력측에 접속되어 그 OR게이트(40)의 출력측에서 PWM 출력신호(Va)가 출력되도록 되어 있다.

제3도는 제2도 중의 D/A변환기(6)의 구성예를 나타낸 회로도이다.

이 D/A 변환기(6)는 8비트 입력 2⁰ 2⁷의 입력단자(6a) 및 출력단자 OUT 01,OUT 263, OUT 64255를 가지고 카운터(5)의출력을 해독하는 디코더(6c-16c-64)와 그 디코더(6c)의 각 출력단자 OUT01, OUT263, OUT64255에서 출력되는 신호에 의거하여 개폐제어되는 아날로그 스위치(6c-16c-64)와 기준전위(Vf)와 접지전위의 사이에 직열 접속됨과 동시에 각 접속점이 아날로그 스위치 (6c-16c-64)의 일단에 각각 접속된 분압저항(6d-16d-64)으로 구성되어 있다.

또한, 디코더(6c)의 출력단자 OUT 01 에서는 신호 S6-1이 출력단자 OUT 64255에서는 신호 S6-2가 각각 출력되도록 되어 있다.

제4도는 제2도의 신호 파형도이고 이 제4도를 참조하면서 제2도의 동작을 설명한다.

우선 자동차의 시동 키이(key)를 온상태로 하고, 계속하여 전자 표시장치의 전원을 온상태로하면 제2도의 회로에 전원이 공급되어 발진회로(20)가 발진을 행하여 주파수 32768KHz의 기준 주파수신호 S2를 출력하고 그것을 입력단자(2)를 통하여 카운터(5)에 공급한다.

카운터(5)는 카운트치 0255까지의 카운트동작을 연속적으로 행하고 그 출력을 D/A 변환기(6)의 입력단자(6a)에 공급한다.

D/A 변환기(6)에서는 디코더 (6c)에 의하여 카운트치에 대응한 출력단자 OUT01, OUT 263, OUT 64255를 순차적으로 선택하여 선택된 출력단자 OUT 01, OUT 263, OUT 64255를 통하여 아날로그 스위치(6c-16c-64)를 순차적으로 온(ON)상태로 한다.

그 결과 분압저항(6d-16d-64)으로 설정된 전압의 신호 S3가 출력단자(6b)에 출력된다.

이와 같이, D/A변환기(6)는 아날로그 스위치(6c-16c-64)의 선택동작을 연속적으로 행하여 제4도와 같은 파형의 신호 S3 을 출력하고 전압비교기(4)의 (-)입력측에 공급한다.

다음, 자동차의 야간주행에 있어서 야간조명용 스위치(11)가 온상태로 되면, 배터리 전압 V1이 가변저항(12)에 공급되고, 그 가변저항(12)의 저항치에 대응한 전압이 분압저항(13,14)에 인가된다.

분압저항(13,14)의 접속점의 전압은 PWM제어전압(S1)의 형으로 입력단자(1)를 통하여 전압비교기(4)의 (+)입력측에 공급된다.

PWM 제어전압(S1)은 가변저항(12)의 조절에 의하여 제4도의 신호 S1-1, S1-2에 나타낸 바와 같이, 그 전압레벨이 변화한다.

전압비교기(4)는 D/A변환기(6)의 출력신호(S3)와 PWM제어전압 S1(S1-1, S1-2)과의 대소비교를 행하고 그것에 따라 PWM 출력신호(Va)를 생성하여 출력단자(3)에 출력한다.

PWM 출력신호(Va)는 S1≥S3의 구간이 H레벨로 되어 S1≤S3의 구간이 L레벨로 된다.

그리하여 제4도에서 분명함과 같이 가변저항(12)을 조절하는 것에 의하여 PWM 제어전압 S1-1, S1-2에 따른 듀티비(duty ratio)를 갖는 PWM출력신호(Va)가 생성된다.

그렇지만, 상기 구성의 전압/펄스폭 변환회로에는 다음과 같은 과제가 있다.

기준 주파수신호 S2를 예컨데 8비트의 바이너리 카운터(5)로 분주하고 그 출력 8비트를 D/A 변환기(6)의 8비트 입력에 공급하고 있기 때문에, 제5도에 나타낸 바와 같이, D/A변환기(6)가 일정한 전압을 출력하고 있는 기간 t는 카운터(5)에 공급되고 있는 기준전압신호 S2 의 1주기등으로 되고 이 주기 t는 D/A 변환기(6)의 전 출력상태에 대하여 일정하다.

따라서, PWM 출력신호(Va)는 PWM 출력신호(Va)의 듀티비에 관계없이 시간 t의 스텝으로 변화한다.

이 때문에 예컨데, 듀티비를 125% 로한 회로에 있어서, 제5도의 부호 Q에 나타낸 바와 같이 PWM 제어전압(S1)이 D/A 변환기(6)의 출력전압(S3)과 같은 값으로된 경우 전압비교기(4)의 출력인 PWM 출력신호(Va)는 불안정하게 되어 파일 Va-1 또는 파형 Va-2의 PWM출력신호(Va)를 생성한다.

그 결과, 듀티비가 낮은 경우에 예컨데 제5도에 나타낸 바와 같은 PWM 제어전압(S1)이 입력되었을 때에는 파형 Va-1의 듀티비는 1.56%(4/256), 파형 Va-2의 듀티비는 1.95%(5/256)로 되어 파형 Va-1에 대한 파형 Va-2의 듀티비의 변화율은 25%로 된다.

예컨데, 이 회로가 자동차내에 전자표시장치에 사용된 경우 잡음레벨이 높은 환경하에 있기 때문에 PWM 제어전압(S1)에 잡음이 중첩되어 PWM출력신호(Va)는 파형 Va-1, Va-2이 반복된다.

이 경우 상술한 바와 같이, 변화율이 25%로 되기 때문에, 형광 표시관 등을 PWM 출력신호(Va)에 의하여 구동한 경우에는 파형 Va-1의 PWM 출력신호(Va)로 구동될 때 휘도와 파형vA-2의 PWM 출력신호(Va)로 구동될때의 휘도와 큰차이가 생겨 인간의 눈에는 휘도의 차가 판별될 수 있는 트릭(착각)현상이 된다.

이것이 표시장치의 표시품질을 현저히 저하하는 원인이 된다.

이 착각 현상을 없애기 위하여는 상술한 PWM출력신호(Va)의 변화 스텝(시간t)을 짧게할 필요가 있다.

예컨데, 형광 표시관의 경우에는 상기 착각 현상을 억제하기 위하여는 PWM 출력신호(Va)의 변화율이 듀티비에 대하여 10% 이내로 억제할 필요가 있다.

이것을 실현하기 위하여는 기준 주파수신호(S2)의 주파수를 높게하고 카운터(5)의 비트수를 증가시키는 것에 의하여 상기 기간 t를 짧게 하는 것이 중요하다.

그런데, 기간 t를 짧게하는 것에 의하여 128Hz의 PWM출력 신호(Va)를 얻기 위하여는, D/A 변환기(6)의 디코더(6c)의 출력시 아날로그 스위치 및 분압저항의 수를 증가시키지 않으면 안된다.

이 때문에 본 회로를 집적회로상에 실현한 경우에는 칩 사이즈가 증대하고 비용면에서도 불리하게 된다.

또, 듀티비가 높아졌을 경우에는 PWM출력신호(Va)의 변화 스텝이 작게되어 버리기 때문에 가변저항(13)의 조절을 크게 행하지 않으면 휘도가 변화하지 않는다는 실용상의 문제점이 생긴다.

본 발명은 상기 종래 기술의 가지고 있는 과제로서 형광표시 사이 등에 사용한 경우에 그 표시품질이 저하하는 등의 점에 관하여 해결한 전압/펄스폭 변환회로를 제공하는 것이다.

본 발명은 상기 과제를 해결하기 위하여, 기준 주파수를 가지는 기준 주파수신호를 수신하여 복수의 정수로 상기 신호의 기준 주파수를 분주하여 복수의 기준 주파수 신호를 발생하고, 대수적으로 복수의 기준 주파수신호를 변환하여, 대수 클록신호를 발생하는 대수 클록 발생기와; 상기 대수 클록발생기로부터 상기 대수 클록신호를 수신하여 상기 대수 클록신호의 클록펄스를 계수하고 복수의 비트를 가지는 디지탈값을 출력하는 카운터와; 상기 카운터에서의 디지털값을 아날로그신호로 변환하는 D/A변환기; 및 상기 D/A변환기의 출력신호와 펄스폭 변환 제어신호를 비교하여 소정의 듀티비를 가지는 펄스폭 변조 출력신호를 출력하는 전압비교기를 포함하는 전압/펄스폭 변환회로를 제공한다.

본 발명은 이상과 같이 전압/펄스폭 변환회로를 구성하므로 대수 클록발생기는 기준주파수 신호보다는 대수 클록신호를 발생한다.

카운터는 그 대수 클록신호를 계수하고 그 계수치를 D/A변환기에 공급하고 D/A 변환기는 그 계수치를 아날로그 신호로 변환한다.

이 D/A 변환기의 출력인 아날로그 신호는 D/A 변환기에 대수 클록신호가 공급되어 있으므로 일정한 아날로그 전압을 유지하는 시간은 아날로그 신호의 출력전압이 저레벨일 때에는 짧고, 아날로그 신호의 출력전압이 클때에는 길게 된다.

이와같은 아날로그 신호와 PWM 제어전압을 전압 비교기로 레벨비교하면 그 비교결과인 PWM출력신호의 듀티비의 변화 폭은 듀티비가 낮을때는 작고 높을때는 크게 된다.

이것에 의하여 D/A 변환기의 회로규모가 증가하지 않으며, 착각(착시)현상의 억제가 가능하게 되고, 더욱이 듀티비가 높은 경우의 휘도조정이 용이하게 된다.

따라서, 상기 과제가 해결될 수 있다.

제1도는 본 발명의 실시예를 나타낸 전압/펄스폭 변환회로의 구성블록도이다.

이 전압/펄스폭 변환회로가 종래의 제2도의 회로와 다른점은 발진회로(80)보다 기준 주파수신호 S12의 공급을 받는 대수 블록신호 TCK를 카운터(66)로 출력하는 대수 블록 발생기(65)를 설치한 점이다.

이 전압/펄스폭 변환회로는 전압 펄스폭 변조제어용 PWM제어전압(펄스 폭 변조제어 전압)(S11)을 입력하기 위한 입력단자(61), 기준 주파수신호(S12)입력용 입력단자(62) 및 주파수가 예컨데, 128Hz의 PWM 출력신호(펄스폭 변조출력신호)(Vo)를 출력하기 위한 출력단자(63)를 가지고 있다.

입력단자(61)는 전압비교기(64)의 (+)입력측에 접속되어 더욱 그 전압비교기(64)의 출력측이 출력단자(63)에 접속되어 있다.

한편, 입력단자(62)에는 대수 클록 발생기(65)를 통하여 예컨데, 8비트의 바이너리(binary)카운터로 이루어지는 카운터(66)의 입력측이 접속되어 그 카운터(66)의 출력측이 예컨데, 6비트의 D/A 변환기(67)의 입력단자(67a)에 접속되어 있다.

D/A변환기(67)는 입력단자(67a)에 공급되는 카운터(66)의 출력을 아날로그 신호에 변환하여 출력단자(67b)에서 출력하는 회로이고, 그 출력단자(67b)에는 전압비교기(64)의 (-)입력측이 접속되어 있다.

더욱이, 입력단자(61)의 외부측에는 PWM 제어전압(S11)을 공급하기위한 입력회로(70)가 접속되어 있다.

이 입력회로(7)은 예컨데 자동차내에서 운전석의 계기류의 야간조명용 스위치(71)을 가지며, 그 스위치(71)의 일단이 (+)측 배터리전압 VI(통상 13.8V정도)에 접속되어 있다.

그 위에 스위치(71)의 타단이 가변저항(72)을 통하여 접지되어 분압저항(73,74)의 저항치는 전압비교기(64)의 동작입력 전압범위와 D/A 변환기(67)의 출력범위등에서 결정되어 있다.

한편, 입력단자(62)의 외부측에는 주파수가 예컨데 131KHz의 기준 주파수신호(S12)를 공급하는 발진회로(80)가 접속되어 있다.

또, 야간조명용 스위치(71)의 타단에는 스위치(71)의 오프(OFF) 상태를 검출하여 H레벨의 신호를 출력하는 검출회로(90)가 접속되어 그 검출회로(90)의 출력측과 출력단자(63)가 2입력 OR게이트(100)의 입력측에 접속되어 있다.

그리고, 2입력 OR게이트(100)의 출력측에서 PWM출력신호 Vo가 출력되도록 되어 있다.

제6도는 제1도중의 대수 클록 발생기(65)의 구성예를 나타낸 회로도이다.

이 대수 클록 발생기(65)는 기준 주파수신호(S12)를 입력하는 입력부(65a) 및 그 입력부(65a)의 출력측에 접속된 4비트 바이너리 카운터(65b)를 가지며, 그 입력부(65a) 및 카운터(65b)의 출력측에는 클록선택부(65c)가 접속되어 있다.

카운터(65b)는 기준 주파수신호(S12)를 1/2, 1/4, 1/8, 1/16에 각각 분주하는 기능을 가지며, 클록선택부(65)는 카운터(65b)의 출력을 선택하는 회로이다.

클록 선택부(65c)의 출력측에는 1/3분주회로(65d), 1/4분주회로(65e) 및 1/6분주회로(65f)가 접속되고, 그 1/6분주회로(65f)의 출력측이 클록 선택부(65c)에 귀환 접속되어 있다.

1/3 분주회로(65d) 및 1/4 분주회로(65e)는 클록선택부(65c)에 의하여 선택된 카운터의 출력의 클록수가 12클록이 되도록 제어하는 기능을 가지고 있다.

그래서, 더욱 클록선택부(65c)의 출력측이 대수 클록신호 TCK를 출력하는 출력부(65d)에 접속되고 카운터(65b), 클록선택부(65c), 1/3분주회로(65d), 1/4분주회로(65e) 및 1/6분주회로(65f)가 회로전체를 제어하는 제어부(65h)에 접속되어 있다.

여기서, 입력부(65a)는 복수의 인버터이고, 클록선택부(65c)는 AND게이트, OR게이트, NAND게이트, NOR게이트 및 인버터의 게이트회로로 구성되고, 1/3분주회로(65d), 1/4 분주회로(5e), 및 1/6분주회로(65f)는 지연형 플립플롭 및 게이트회로로 구성되어 있다.

마찬가지로, 출력부(675d) 및 제어부(65h)가 게이트회로 등으로 구성되어 있다.

제7도는 제1도중의 D/A 변환기(67)의 구성예를 나타낸 회로도이다.

이 D/A변환기(67)는 저항 분압형이고, 디코더(67c), 아날로그 스위치(6c-16c-64) 및 분압저항 (6d-16d-64)을 구비하고 있다.

디코더(67a)는 8비트 입력 2⁰ 2⁷의 입력단자(67a) 및 출력단자 OUTO9, OUTD1063, OUT 64831을 가지며, 입력단자(67a)에서 입력되는 카운터(66)의 출력을 해독하여 그 해독결과를 출력하는 회로이다.

디코더(67c)의 각 출력단자 OUTO9, OUTD1063, OUT 64831는 스위치 (67c-167c-64)의 제어단자에 각각 접속되고, 그 스위치(67c-167c-64)의 일측이 출력단자(67b)에 공통접속되어 있다.

더욱이, 각 스위치(67c-167c-64)의 타측은 직열접속된 분압 저항 (67c-167c-64)의 접속점에 각각 접속되고, 그 내부의 스위치(67c-1)의 타측 및 분압저항(67d-1)이 접지전위에 스위치(67c-64)의 타측 및 분압저항(67d-64)이 기준전위(Vf)에 각각 접속되어 있다.

또한, 디코더(67c)의 출력단자 OUT09에서는 신호(S67-1)를, 출력단자 OUT64831에서는 신호 S67-2를 각각 출력하도록 되어 있다.

제9도는 제1도의 신호파형도, 및 제10도는 제9도의 A부분을 확대한 신호 파형도이고, 이들의 도면을 참조하면서 제1도의 동작을 설명한다.

먼저, 자동차의 시동 키이를 온상태로 하고, 계속하여 전자 표시장치의 전원을 온상태로 하면 제1도의 회로에 전원이 공급되어 발진회로(80)가 발진을 행하여 주파수 131KHz의 기준 주파수신호(S12)를 대수 클록발생기(65)에 출력한다.

그리하면, 기준 주파수신호(S12)는 입력부(65a)를 통하여 카운터(65b)에 입력되어 분주되고, 카운터(65b)의 1비트째의 출력에서 1/2분주출력, 2비트째에서 1/4분주출력, 3비트째에서 1/8분주 출력 및 4비트째에서 1/16분주출력이 각각 출력된다.

더욱이, 그 각 분주출력이 제어부(65h)의 제어에 의하여 클록선택부(65c), 1/3분주회로(65e), 1/4 분주회로(65e) 및 1/6분주회로(65f)에 의하여 대수 변환되어 출력부(65d)에서 제8도와 같은 대수 클록신호 TCK가 출력된다.

즉, 대수 클록 발생기(65)는 대수 클록신호 TCK로서 기준 주파수신호(S12)를 24클록, 기준 주파수신호(S12)를 1/2분주, 1/4분주, 1/8분주한 것을 각각 12클록, 1/6분주한 것을 4클록, 및 기준 주파수신호(S12)를 768 클록으로 순차 출력한다.

이리하여 대수 클록 발생기(65)에서 발생한 대수 클록신호 TCK는 카운터(66)에 공급된다.

카운터(66)에는 카운트치 0831까지의 카운트동작을 연속적으로 행하고 그 출력을 D/A변환기(67)의 입력단자(67a)에 공급한다.

D/A 변환기(67)는 제7도의 디코더(67c)에 의하여 카운트치에 대응한 출력단자 OUT09, OUT1063, OUT64831를 순차적으로 선택하여 그선택된 출력단자 OUT09, OUT1063, OUT64831를 통하여 스위치 (67c-167c-64)를 순차적으로 온상태로 된다.

그 결과, 분압저항 스위치(67d-167d-64)로 설정된 전압의 신호 S13가 출력단자(67b) 로 출력된다.

여기서, D/A변환기(67)에서 출력되는 신호 S13의 전압이 일정하게 되는 기간 t는 디코더(67c)의 입력이 대수 클록신호 TCK를 카운터(66)로 카운트한 카운트치로 되어 있기 때문에 일정하지는 않고 제10도에 나타낸 바와 같이 기준 주파수신호(S12)의 1주기 시간 t1에서 16주기 시간 t5까지 변화한다.

이와같이 변화하는 D/A 변환기(67)의 출력신호(S13)는 전압비교기(64)의 (-)입력측에 공급된다.

한편, 자동차의 야간주행시에 있어서, 야간 조명용 스위치(71)가 온상태로 되면 약 13.8V의 베터리전압 VI이 가변저항(72)에 공급되고, 그 가변저항(72)의 저항치에 대응하여 013.8V의 전압이 분압저항(73,74)에 인가된다.

그리하면, 분압저항(73,74)의 접속점이 전압은 PWM 제어전압 (S11)의 형으로 입력단자(61)를 통하여 전압비교기(64)의(+)입력측에 공급된다.

또한, PWM 제어전압(S11)은 가변저항(72)의 조절에 의하여 제9도의 신호 S11-1, S11-2와 같이 그 레벨이 변화한다.

이와 같이하여 D/A변환기(67)의 출력신호 S13와 PWM제어전압(S11)이 전압비교기(64)에 입력되면, 전압비교기(64)는 신호(S13) 와 PWM 제어전압(S11)(S11-1, S11-2)과의 대소비교를 행하여 그것에 따른 PWM출력신호(Vo)를 생성하는 출력단자(63)로 출력한다.

그때, PWM출력신로(Vo)는 S11≥S13의 구간에서 H레벨로 되고, S11≤S13의 구간에서 L레벨로 된다.

그리하여 제9도에서 분명함과 같이, 가변저항(72)을 조절하는 것에 의하여 PWM제어전압 S11(S11-1, S11-2)에 따른 듀티비를 가진 PWM 출력신로(Vo)를 얻을 수 있다.

여기서, 출력신호(S13)가 어느 일정전압을 유지하고 있는 시간은 출력신호(S13)의 전압레벨에 대응하여 변화하고, 출력신호(S13)의 전압레벨이 작은 경우에는 상기 유지시간이 짧으므로 PWM 제어전압(S11)이 작을 때 PWM 출력신호(Vo)의 변화폭이 작게되고, 또 출력신호(S13)의 전압레벨이 큰 경우에는 PWM출력신호(Vo)의 변화폭이 크게된다.

본 실시예는 다음과 같은 이점을 가지고 있다.

제10도에서 명확한 바와 같이, 야간의 PWM제어범위 PWM 출력신호(Vo)의 듀티비로 125%로 되어 있고, 그밖에 PWM 출력신호(Vo)의 변화 스텝이 1%에서 25%까지 일정치 않다.

1% 부근에서는 PWM 출력신호(Vo)의 변화 스텝이 듀티비로 약0.1%(1/1024)로 되어 세밀한 PWM 제어가 가능하고, 25% 부근에서는 1.6%(16/1024)로 되어 대규모 제어를 한다.

그 때문에 PWM 제어전압(S11)이 제10도에서 S11-1의 값으로 되어 잡음 등의 영향에 의하여 PWM 출력신호 Vo가 파형(Vo-1, Vo-2)를 반복하여도 PWM 출력신호(Vo)의 변화 스텝은 0.1% 이므로 인간의 눈으로는 휘도의 변화를 느낄 수 없다.

또, PWM출력신호(Vo)가 듀티비로 25% 부근에서는 PWM출력신호(Vo)의 변화 스텝이 1.6% 이므로 제1도에서 가변저항(72)의 조절을 크게함이 없이 휘도조절을 용이하게 행할 수 있다.

또한, 본 발명은 도시한 실시예에 한정되지 않고 각각의 변형이 가능하다.

예컨데, 대수 클록 발생기(65)는 제8도에 나타낸 바와 같은 분주비 및 클록수의 대수 클록신호 TCK 를 발생하도록 하였지만, 대수 클록신호 TCK의 분주비 및 클록수는 본 발명의 취지에 따른 것이라면 이것에 한정되지 않는다.

이상 상세하게 설명한 바와 같이 본 발명에 의하면 기준 주파수신호를 복수의 분주비로 분주하여 대수변환된 대수 클록신호를 발생시켜 그 대수 클록신호를 카운터의 입력측에 공급하는 대수 클록신호 발생기를 설치한 것으로 회로 소자수를 크게 증가시키지 않고 펄스폭 변조 출력신호의 변화 스텝을 그 듀티비에 대응하여 가변하는 것이 가능하다.

이것에 의해, 칩사이즈의 축소화, 저 비용화가 가능할 뿐만아니라 펄스폭제어가 고 정밀화되기 때문에 예컨데, 본 발명의 회로를 형광표시관등에 사용한 경우에 그의 표시품질이 향상된다.

Claims (4)

1. 기준 주파수를 가지는 기준 주파수신호를 수신하여 복수의 정수로 상기 신호의 기준 주파수를 분주하여 복수의 기준 주파수 신호를 발생하고, 대수적으로 복수의 기준 주파수신호를 변환하여, 대수 클록신호를 발생하는 대수 클록 발생기와, 상기 대수 클록발생기로부터 상기 대수 클록 신호를 수신하여 상기 대수 클록신호의 클록펄스를 계수하고 복수의 비트를 가지는 디지탈값을 출력하는 카운터와, 상기 카운터에서의 디지탈값을 아날로그신호로 변환하는 D/A 변환기, 및 상기 D/A 변환기의 출력신호와 펄스폭 변환 제어신호를 비교하여 소정의 듀티비를 가지는 펄스폭 변조 출력하는 전압비교기를 포함하는 전압/펄스폭 변환회로.
2. 제1항에 있어서, 상기 대수 클록발생기는 상기 기준 주파수신호를 입력하고 소정의 시간 동안 신호를 지연하여 지연된 기준신호를 생성하는 입력회로와, 상기 입력회로에서 지연된 기준 주파수신호를 수신하고 상기 복수의 정수로 기준 주파수를 분주하여 상기 복수의 기준 주파수신호를 발생하는 카운트회로와, 상기 카운트회로의 복수의 기준 주파수신호중 하나를 선택하여 선택된 출력신호를 발생하는 클록 선택회로와, 상기 클럭선택회로에서 선택된 출력신호를 수신하여 분주된 주파수 출력 신호를 발생하고 분주된 주파수 출력신호를 상기 클록 선택회로에 귀환 시키는 주파수 분주회로, 및 상기 클록선택회로에서 선택된 출력신호를 수신하여 대수 클록신호를 출력하는 출력회로를 포함하는 것을 특징으로 하는 전압/펄스폭 변환 회로.
3. 제2항에 있어서, 상기 대수 클록발생기는 상기 카운트회로 제어용 제어회로, 클록 선택회로 및 출력신호를 더욱 포함하는 것을 특징으로 하는 전압/펄스폭변환 회로.
4. 제1항에 있어서, 상기 D/A 변환기는 상기 카운터에서 디지털값을 수신하고 입력값을 결정하여 결과를 출력하는 디코더와, 상기 디코더의 복수의 출력에 각각 접속되어 상기 결과에 따라 턴은 및 턴오프하는 복수의 아날로그 스위치, 및 상기 복수의 아날로그 스위치에 각각 직렬 접속되어 상기 복수의 아날로그 스위치의 턴온 및 턴오프 상태에 따라 그의 저항을 분할하는 복수의 저항기를 포함하는 전압/펄스폭 변환회로.