KR20050011443A - Ｒｃ 펄스 발진기 - Google Patents

Ｒｃ 펄스 발진기 Download PDF

Info

Publication number
KR20050011443A
KR20050011443A KR1020030050556A KR20030050556A KR20050011443A KR 20050011443 A KR20050011443 A KR 20050011443A KR 1020030050556 A KR1020030050556 A KR 1020030050556A KR 20030050556 A KR20030050556 A KR 20030050556A KR 20050011443 A KR20050011443 A KR 20050011443A
Authority
KR
South Korea
Prior art keywords
signal
capacitor
comparison
output
input
Prior art date
Application number
KR1020030050556A
Other languages
English (en)
Other versions
KR100525896B1 (ko
Inventor
이왕조
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0050556A priority Critical patent/KR100525896B1/ko
Publication of KR20050011443A publication Critical patent/KR20050011443A/ko
Application granted granted Critical
Publication of KR100525896B1 publication Critical patent/KR100525896B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 안정적인 동작을 하며 전력 소비를 줄일 수 있는 RC 펄스 발진기를 제공하기 위한 것으로, 이를 위해 본 발명은, 외부 저항과 연결되고, 충전 내지 방전 타이밍을 결정하여 초기 발진을 하는 RC 발진부; 상기 RC 발진부로부터 출력되어 캐패시터에 충전된 전하량에 의해 그 전압 레벨이 변동되는 입력 신호와 제1 및 제2 비교신호를 각각 비교하여 그 결과를 펄스 형태의 파형으로 출력하는 비교부; 상기 비교부의 두 출력을 인가받아 펄스 형태의 출력 신호와 상기 출력 신호의 부신호인 스위칭 신호를 출력하는 래치부; 상기 스위칭 신호에 응답하여 상기 캐패시터의 충방전 경로를 제어하기 위한 궤환부; 및 상기 스위칭 신호에 응답하여 상기 캐패시터의 방전시 상기 캐패시터와 전원전압 사이를 오픈시키기 위한 방전 제어부를 포함하는 RC 펄스 발진기를 제공한다.

Description

ＲＣ 펄스 발진기{RC PULSE OSCILLATOR}
본 발명은 RC 펄스 발진기에 관한 것으로, 보다 구체적으로는 전력 소모를 줄이며 안정적인 동작을 하는 RC 펄스 발진기에 관한 것이다.
일반적으로 반도체 회로를 설계하는데 있어서 펄스 발진기는 구동원으로 사용된다. 이때 정밀도가 요구되는 시스템에서는 그 발진 주파수의 변동이 직접 장치의 성능을 결정하게 된다.
도 1은 종래기술에 따른 RC 펄스 발진기를 개략적으로 도시한 블럭도이다.
도 1을 참조하면, 종래의 RC 펄스 발진기는 RC 발진부(10)와 제1비교부(11)와 제2비교부(12)와 구동부(13)와 래치부(14)와 궤환부(15)로 이루어진다.
일반적으로, 발진기에서 출력되는 신호(OUT)의 펄스폭(W)은 외부 저항(R)과 캐패시터(C)의 값에 의해 결정되고 주기(T)는 캐패시터(C)의 문턱 전압(Vth)이 전원전압(VCC)의 2/3정도의 레벨로 충전되는 시간(t)에 의해 결정된다.
주기(T)는 하기의 수학식1과 같은 식으로 나타낼 수 있다.
T = RCln2
수학식1에서 저항(R)과 커패시터(C)의 값에 따라 발진주파수(1/T)가 결정된다.
도 2는 도 1의 종래기술에 따른 RC 펄스 발진기의 일예를 도시한 상세 회로도이다.
도 2를 참조하면, 종래의 RC 발진기는 외부 저항(R)과 연결되고, 캐패시터(C)의 충전 내지 방전 타이밍을 결정하여 초기 발진을 하는 RC 발진부(10)와, RC 발진부(10)로부터 출력되어 캐패시터(C)에 충전된 전하량에 의해 그 전압 레벨이 변동되는 입력 신호(Vin)와 제1 및 제2 비교신호(Vref1, Vref2)를 각각 비교하여 그 결과를 펄스 형태의 파형으로 출력하는 제1 및 제2 비교부(110, 111)를 구비하는 비교부(11)와, 제1 비교부(110)의 출력을 구동하기 위한 구동부(13)와, 구동부(13)로부터 출력되는 스위칭 신호(S_S)에 응답하여 캐패시터(C)의 충방전 경로를 제어하기 위한 궤환부(15)와 제2 비교부(14)의 출력을 인가받아 펄스 형태의 출력 신호(OUT)를 출력하는 래치부(14)를 구비한다.
RC 발진부(10)는 외부의 전원전압(VCC)과 캐패시터(C)의 일단 사이에 접속된 외부 저항(R)과, 외부 저항(R)에 일단이 접속되고 접지전압(GND)에 타단이 접속된 캐패시터(C)로 구성된다.
전술한 바와 같이 구동부(13)는 제1 비교부(110)의 출력을 구동하기 위한 것으로, 직렬 접속된 인버터들(130 ∼ 133)로 구성된다. 궤환부(15)는 구동부(13)에 의해 생성된 스위칭 신호(S_S)에 응답하여 캐패시터(C)의 충방전 경로를 제어하기 위해 스위칭 신호(S_S)를 게이트 입력으로 하고 비교부(11)의 입력단과접지전압(GND) 사이에 소스-드레인 경로가 형성되는 NMOS 트랜지스터(T1)로 구성된다.
래치부(14)는 제2 비교부(14)의 출력 신호(CMP1)를 인가받아 반전시키는 인버터(140)와, 인버터(140)에 의해 반전된 신호를 입력으로 하여 펄스 형태의 신호(OUT)를 출력하기 위한 T-플립플롭(141)으로 구성된다.
여기서, 두 비교신호(Vref1, Vref2)는 각각 두 비교부(110, 111)의 부입력단 측에 인가된다.
전술한 구성을 갖는 종래의 RC 발진기의 동작을 살펴 본다.
먼저, RC 발진부(10)가 전원전압(VCC)에 의해 충전된다. 비교부(11)는 복수의 저항(R1 ∼ R3)과 제1 및 제2 비교부(110, 111)로 구성되며, 외부 저항(R)을 통하여 캐패시터(C)로 충전된 전하량에 해당하는 전압 레벨(즉, 입력 신호(Vin))이 제1 비교신호(Vref1) 보다 작고, 제2 비교신호(Vref2) 보다 크면 제2 비교부(111)가 스위칭되어 '하이 레벨'의 신호(CMP1)를 출력한다. 그리고, 입력 신호(Vin)가 (2/3)VCC로 될 때 제1 비교부(110)가 '하이 레벨'의 신호(CMP2)를 출력한다.
다시, 입력 신호(Vin)가 (1/3)VCC로 낮아질 때 즉, 상기 캐패시터(C)에서 방전되는 전하량이 (1/3)VCC로 낮아질 때 제2 비교부(111)가 '하이 레벨'의 신호(CMP1)를 출력한다.
상술된 내용에서, 비교부(11)의 두 비교신호(Vref1, Vref2)는, 직렬로 연결한 저항(R1 ∼ R3)으로 이루어진 전압 분배부(112)의 분압에 의하여, 제1 비교신호(Vref1)는 (2/3)VCC로 정하고, 제2 비교신호(Vref2)는 (1/3)VCC로 정한다.캐패시터 'C1'과 'C2'는 두 비교신호(Vref1, Vref2)가 안정한 레벨을 갖도록 한다. 한편, 여기서 저항 'R1 ∼ R3'의 저항이 동일하다면 제1 비교신호(Vref1)는 (2/3)VCC의 크기를 갖고, 제2 비교신호(Vref2)는 (1/3)VCC의 크기를 갖는다.
따라서, 출력 신호(OUT)는 제2 비교부(111)의 두배의 주기를 갖는 펄스 형태로 출력된다.
궤환부(15)는 캐패시터(C)의 양단에 병렬로 접속된 채널을 가지고, 게이트는 스위칭 신호(S_S)에 의해 제어되는 NMOS 트랜지스터(T1)로 구성되며, NMOS 트랜지스터(T1)의 게이트로 '하이 레벨'의 스위칭 신호(S_S)가 인가되면 NMOS 트랜지스터(T1)는 턴-온되어, 캐패시터(C)에 충전된 전하가 NMOS 트랜지스터(T1)의 채널을 통하여 방전한다. 또한, NMOS 트랜지스터(T1)의 게이트로 '로우 레벨'의 스위칭 신호(S_S)가 인가되면, NMOS 트랜지스터(T1)는 차단되어, 캐패시터(C)에 전하가 충전된다.
도 3은 종래기술의 문제점을 설명하기 위한 타이밍도이다.
전술한 동작에 의해 't1'의 구간에서는 입력 신호(Vin)가 제2 비교신호(Vref2) 보다 크므로 제2 비교부(111)의 출력 신호(CMP1)는 '하이 레벨'을 갖게 되고, 출력 신호(OUT)는 '하이 레벨'을 갖는다. 이에 따라, NMOS 트랜지스터(T1)가 턴-온되어 캐패시터(C)에 충전된 전하가 방전되며, 'ta'의 시점에서 입력 신호(Vin)가 제2 비교신호(Vref2) 보다 작으므로 제2 비교부(111)의 출력 신호(CMP1)는 't2'의 구간에서 '로우 레벨'을 갖게 된다.
한편, 'tb'의 시점에서 입력 신호(Vin)가 제1 비교신호(Vref1) 보다 크므로제1 비교부(110)의 출력 신호(CMP2)는 '하이 레벨'을 갖게 된다. 이 때, 제1 비교부(110)의 출력 신호(CMP2)는 '하이 레벨'이므로 스위칭 신호(S_S)가 '하이 레벨'을 갖게 되며, 이로 인해 NMOS 트랜지스터(T1)가 턴-온되어 캐패시터(C)에 저장된 전하가 방전되므로 입력 신호(Vin)는 도시된 'x'와 같이 급격히 감소하게 된다.
입력 신호(Vin)가 급격히 감소하여 입력 신호(Vin)가 제1 비교신호(Vref1) 보다 작게 되므로, 제1 비교부(110)의 출력 신호(CMP2)는 '로우 레벨'로 변하게 된다. 따라서, 제1 비교부(110)의 출력 신호(CMP2)는 도시된 'y'와 같이 '하이 레벨'의 구간이 매우 좁은 폭을 갖게 된다.
이렇듯, 제1 비교부(110)의 출력 신호(CMP2)가 제2 비교부(111)의 출력 신호(CMP1)에 비해 매우 좁은 폭을 가지게 되면 외부의 미세한 변화에도 제2 비교부(111)의 출력 신호(CMP1)가 크게 반응하며, 이로 인해 출력 신호(OUT)의 주파수가 불안정하게 된다.
아울러, 전술한 종래의 RC 발진기에서는 캐패시터(C)의 양측으로 전원전압(VCC)과 접지전압(GND)이 위치하고 있어, 방전시에도 계속 전류가 흐르는 구조이다. 따라서, 전류 소모가 상당히 큼을 알 수 있다.
본 발명의 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로서, 안정적인 동작을 하며 전력 소비를 줄일 수 있는 RC 펄스 발진기를 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 RC 펄스 발진기를 개략적으로 도시한 블럭도.
도 2는 도 1의 종래기술에 따른 RC 펄스 발진기의 일예를 도시한 상세 회로도.
도 3은 종래기술의 문제점을 설명하기 위한 타이밍도.
도 4는 본 발명의 일실시예에 따른 RC 펄스 발진기를 개략적으로 도시한 블럭도.
도 5는 도 4의 본 발명에 따른 RC 펄스 발진기의 일예를 도시한 상세 회로도.
도 6은 도 5의 동작을 나타내는 타이밍도.
* 도면의 주요부분에 대한 부호의 설명 *
40 : RC 발진부 41 : 비교부
42 : 구동부 43 : 래치부
44 : 궤환부 45 : 방전 제어부
46 : 분주부 410 : 제1 비교부
411 : 제2 비교부
상기 목적을 달성하기 위하여 본 발명은, 외부 저항과 연결되고, 충전 내지 방전 타이밍을 결정하여 초기 발진을 하는 RC 발진부; 상기 RC 발진부로부터 출력되어 캐패시터에 충전된 전하량에 의해 그 전압 레벨이 변동되는 입력 신호와 제1 및 제2 비교신호를 각각 비교하여 그 결과를 펄스 형태의 파형으로 출력하는 비교부; 상기 비교부의 두 출력을 인가받아 펄스 형태의 출력 신호와 상기 출력 신호의 부신호인 스위칭 신호를 출력하는 래치부; 상기 스위칭 신호에 응답하여 상기 캐패시터의 충방전 경로를 제어하기 위한 궤환부; 및 상기 스위칭 신호에 응답하여 상기 캐패시터의 방전시 상기 캐패시터와 전원전압 사이를 오픈시키기 위한 방전 제어부를 포함하는 RC 펄스 발진기를 제공한다.
본 발명은 별도의 방전 제어부를 추가하여 캐패시터의 방전 동작시 전원전압과 캐패시터 사이를 오픈시킴으로써, 전류 패스를 차단하여 캐패시터의 방전 동작시 전류 소모를 줄인다.
또한, 본 발명은 제1 및 제2 비교부에서 제1 및 제2 비교 신호를 각각 부입력과 정입력으로 하고 제1 및 제2 비교부의 출력을 각각 RS_플립플롭의 리셋과 셋 입력으로 함으로써, 캐패시터 방전되는 시점을 조절하여 비교부의 출력 폭을 넓혀 RC 펄스 발진기가 보다 안정적인 동작을 할 수 있도록 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 일실시예에 따른 RC 펄스 발진기를 개략적으로 도시한 블럭도이다.
도 4를 참조하면, 본 발명의 RC 펄스 발진기는 외부 저항(R)과 연결되고, 충전 내지 방전 타이밍을 결정하여 초기 발진을 하는 RC 발진부(40)와, RC 발진부(40)로부터 출력되어 캐패시터(C)에 충전된 전하량에 의해 그 전압 레벨이 변동되는 입력 신호(Vin)와 제1 및 제2 비교신호(Vref1, Vref2)를 각각 비교하여 그 결과를 펄스 형태의 파형으로 출력하는 비교부(41)와, 비교부(41)의 두 출력(CMP1, CMP2)을 인가받아 펄스 형태의 출력 신호(Vout)와 출력 신호(Vout)의 부신호인 스위칭 신호(S_S)를 출력하는 래치부(43)와, 비교부(41)와 래치부(43) 사이에 접속되며, 비교부(41)의 출력을 구동하기 위한 구동부(42)와, 스위칭 신호(S_S)에 응답하여 캐패시터(C)의 충방전 경로를 제어하기 위한 궤환부(44)와, 스위칭 신호(S_S)에 응답하여 캐패시터(C)의 방전시 캐패시터(C)와 전원전압(VCC) 사이를 오픈시키기 위한 방전 제어부(45)를 구비하여 구성된다.
래치부(43)의 출력단에는 래치부(43)의 출력 신호(Vout)을 분주하기 위한 분주부(46)가 접속되어 있다.
도 5는 도 4의 본 발명에 따른 RC 발진기의 일예를 도시한 상세 회로도로서, 이를 참조하여 RC 발진기의 구성을 상세하게 살펴 본다.
RC 발진부(40)는 발진 주파수 제어용 외부 저항(R)과, 외부 저항(R)과 직렬접속되어 충전 및 방전 시간을 결정하는 캐패시터(C)로 구성되며, 방전 제어부(45)는 스위칭 신호(S_S)에 의해 게이트가 제어되며, 전원전압(VCC)과 외부 저항(R) 사이에 소스-드레인 경로가 형성되는 PMOS 트랜지스터(T41)로 구성된다. 캐패시터(C)의 방전시 스위칭 신호(S_S)가 '하이 레벨'을 갖도록 하면 PMOS 트랜지스터(T41)가 턴-오프되며, 이에 따라 전원전압(VCC)과 외부 저항(R)과 캐패시터(C) 및 접지전압(GND)을 통한 전류 패스가 차단된다.
한편, 방전 제어부(45)를 NMOS 트랜지스터로 구현할 수도 있는 바, 이 때에는 캐패시터(C)의 방전시 스위칭 신호(S_S)가 '로우 레벨'을 갖도록 하면 된다.
비교부(41)는 전원전압(VCC)을 분압하여 서로 전원전압(VCC)의 일정비를 갖는 상기 제1 및 제2 비교신호(Vref1, Vref2)를 출력하기 위한 전압 분배부(412)와, 제1 비교신호(Vref1)와 입력 신호(Vin)를 각각 부입력과 정입력으로 인가받아 제1 비교신호(Vref1)와 입력 신호(Vin)의 크기의 비교 결과에 따라 '하이 레벨'과 '로우 레벨'이 교차되는 펄스 형태의 신호(CMP2)를 출력하는 제1 비교부(410)와, 제2 비교신호(Vref2)와 입력 신호(Vin)를 각각 정입력과 부입력으로 인가받아 제2 비교신호(Vref2)와 입력 신호(Vin)의 크기의 비교 결과에 따라 '하이 레벨'과 '로우 레벨'이 교차되는 펄스 형태의 신호(CMP1)를 출력하는 제2 비교부(411)로 구성된다.
제1 비교신호(Vref1)와 제2 비교신호(Vref2)는 전원전압(VCC)을 서로 일정 비로 분압한 것이므로, 두 신호의 크기의 합은 전원전압(VCC)의 크기와 실질적으로 동일하다.
전압 분배부(412)는 전원전압(VCC)과 접지전압(GND) 사이에 직렬 접속된 복수의 저항(R41 ∼ R43)으로 구성되는 바, 저항(R41 ∼ R43)이 서로 동일한 값을 갖는다면, 제1 비교신호(Vref1)는 (2/3)VCC의 전압 레벨을, 제2 비교신호(Vref2)는 (1/3)VCC의 전압 레벨을 갖을 것이다. 한편, 각 저항 사이의 노드와 전지전압(GND) 사이에 접속된 캐패시터(C1, C2)는 불안정한 전원전압(VCC)의 인가로 인한 전압 분배부(412)의 불안정한 동작을 방지하기 위한 보호용 캐패시터이다.
구동부(42)는 제1 비교부(410)의 출력(CMP2)을 구동하기 위해 직렬 접속된 인버터 I40과 I41로 구성된 제1 구동부(420)와, 제2 비교부(411)의 출력(CMP1)을 구동하기 위해 직렬 접속된 인버터 I42와 I43로 구성된 제2 구동부(421)로 이루어진다.
래치부(43)로서는 RS-플립플롭를 그 예로 하였는 바, RS-플립플롭은 제1 구동부(420)를 거친 제1 비교부(410)의 출력(CMP2)을 리셋단(R)으로 인가받고 제2 구동부(421)를 거친 제2 비교부(411)의 출력(CMP1)을 셋단(S)으로 인가받는다. 또한, 정출력단(Q)으로 출력 신호(Vout)를 출력하고 부출력단으로는 스위칭 신호(S_S)를 출력한다.
궤환부(44)는 스위칭 신호(S_S)에 의해 게이트가 제어되며, 캐패시터(C)와 자신의 소스-드레인 경로가 병렬을 이루는 NMOS 트랜지스터(T40)로 구성된다.
한편, 궤환부(44)를 PMOS 트랜지스터로 구현할 수도 있는 바, 이 때에는 스위칭 신호(S_S)가 NMOS 트랜지스터일 경우와 반대의 반대의 위상을 갖도록 하면 된다.
분주부(46)는 래치부(43)의 출력 신호(Vout)를 2분주하여 출력 신호(OUT)을출력하기 위한 T-플립플롭을 그 예로 하였다.
도 6은 도 5의 동작을 나타내는 타이밍도로서, 전술한 구성을 갖는 본 발명의 RC 펄스 발진기의 동작을 도 6을 참조하여 상세히 살펴 본다.
전압 분배부(412)를 이루는 저항(R41, R42, R43)에 의해 제1 및 제2 비교신호(Vref1, Vref2)이 셍성되며, 't40'의 시점에서 캐패시터(C)는 충전을 시작한다. 이 때, 캐패시터(C)에 충전된 전하량에 해당하는 전압 레벨을 갖는 입력 신호(Vin)가 두 비교부(410, 411)의 각 정입력단과 부입력단으로 인가된다.
캐패시터(C)에 충전된 전하량이 적어 입력 신호(Vin)가 제2 비교신호(Vref2) 보다 작은 't41'의 시점에서는 제2 비교신호(Vref2)가 제2 비교부(411)의 정입력단의 입력되므로 제2 비교부(411)의 출력(CMP1)은 '하이 레벨'을 갖는다. 캐패시터(C)에 충전된 전하량이 점차 증가하고, 이에 따라 입력 신호(Vin)의 전압 레벨이 증가하여 입력 신호(Vin)가 제2 비교신호(Vref2) 보다 커지는 't42'의 시점에서는 제2 비교신호(Vref2)가 제2 비교부(411)의 정입력단의 입력되므로 제2 비교부(411)의 출력(CMP2)은 '하이 레벨'에서 '로우 레벨'로 천이되며, 제2 비교부(411)의 출력(CMP2)은 입력 신호(Vin)가 제2 비교신호(Vref2) 보다 작아지는 't45'의 시점까지는 계속 '로우 레벨'을 유지한다.
캐패시터(C)에 충전된 전하량이 점차 증가하고, 이에 따라 입력 신호(Vin)의 전압 레벨이 증가하여 입력 신호(Vin)가 제1 비교신호(Vref1) 보다 커지는 't43'의 시점에서는 제1 비교신호(Vref1)가 제1 비교부(410)의 부입력단의 입력되므로 제2비교부(411)의 출력(CMP2)은 '로우 레벨'에서 '하이 레벨'로 천이되며, 제1비교부(410)의 출력(CMP2)은 입력 신호(Vin)가 제1 비교신호(Vref1) 보다 작아지는 't44'의 시점까지 즉, 't46'의 기간 동안에는 계속 '하이 레벨'을 유지한다.
't42'의 시점에서 제2 비교부(411)의 출력(CMP1)의 '하이 레벨'이므로 제2 비교부(411)의 출력(CMP1)을 셋단(S)으로 인가받는 RS-플립플롭은 셋되어 래치부(43)의 출력 신호(Vout)는 '하이 레벨'을 갖는다. 이 때, 스위칭 신호(S_S)는 출력 신호(Vout)의 반대의 위상이므로 '로우 레벨'을 가진다. 따라서, NMOS 트랜지스터(T40)가 턴-오프되어 방전 경로가 형성되지 않으며, 이로 인해 캐패시터(C)는 충전을 계속한다.
캐패시터(C)의 충전이 계속되어 입력 신호(Vin)가 제1 비교신호(Vref1) 보다 커지면, 전술한 바와 같이 제1 비교부(410)의 출력(CMP2)이 '하이 레벨'로 천이되므로 이를 리셋단(R)으로 인가받는 RS-플립플롭은 리셋되어 래치부(43)의 출력 신호(Vout)는 '로우 레벨'을 갖는다. 이 때, 스위칭 신호(S_S)는 출력 신호(Vout)의 반대의 위상이므로 '하이 레벨'을 가진다. 따라서, NMOS 트랜지스터(T40)가 턴-온되어 캐패시터(C)와 병렬로 방전 경로가 형성되며, 이로 인해 캐패시터(C)는 방전을 시작한다.
이어서, 캐패시터(C)의 방전이 계속되어 입력 신호(Vin)가 제1 비교신호(Vref1) 보다 작아지는 't44'의 시점에서는 제1 비교부(410)의 출력(CMP2)이 '로우 레벨'로 천이되고, 방전이 진행됨에 따라 캐패시터(C)의 방전이 계속되어 입력 신호(Vin)가 제2 비교신호(Vref2) 보다 작아지는 't45'의 시점에서는 제2 비교부(411)의 출력(CMP1)이 '하이 레벨'로 천이되므로 제2 비교부(411)의출력(CMP1)을 셋단(S)으로 인가받는 RS-플립플롭은 셋되어 래치부(43)의 출력 신호(Vout)는 '하이 레벨'을 갖는다. 이 때, 스위칭 신호(S_S)는 출력 신호(Vout)의 반대의 위상이므로 '로우 레벨'을 가진다. 따라서, NMOS 트랜지스터(T40)가 턴-오프되어 방전 경로가 형성되지 않으며, 이로 인해 캐패시터(C)는 충전을 계속하며, 이러한 동작을 계속 반복하게 된다.
종래기술에서는 비교신호들(Vref1, Vref2)이 제1 비교부(410)와 제2 비교부(411)의 모두 부입력단으로 인가됨으로 인해 't43'의 시점에서 제1 비교부(410)의 출력(CMP2)이 '하이 레벨'로 천이되며, 이 때 스위칭 신호(S_S)가 곧바로 '하이 레벨'이 되어 NMOS 트랜지스터(T40)가 턴-온되어 캐패시터(C)의 방전 경로를 형성함으로써, 't46'의 구간이 매우 짧아져서 제1 비교부(410)의 출력(CMP2)이 '하이 레벨'을 갖는 구간이 매우 짧아지는 문제점이 발생하였다.
그러나, 본 발명에서는 제2 비교신호(Vref2)가 제2 비교부(411)의 정입력단으로 인가되도록 함으로써, 't43'의 시점에서 제1 비교부(410)의 출력(CMP2)이 '하이 레벨'로 천이되며, 이 때 스위칭 신호(S_S)는 RS-플립플롭의 부출력단(/Q)에서 출력되므로 곧바로 '하이 레벨'이 되지 않고 RS-플립플롭을 거치는 동안의 약간의 시간이 지난 후에 '하이 레벨'을 갖게 된다. 따라서, 캐패시터(C)의 충전이 조금 더 진행된 후에 NMOS 트랜지스터(T40)가 턴-온되어 방전 경로가 형성된다.
따라서, 종래게술에 비해 't46' 구간을 보다 길게 할 수 있으므로 제1 비교부(410)의 출력(CMP2)의 폭을 넓힐 수 있다.
아울러, 방전시에는 스위칭 신호(S_S)가 '하이 레벨'이므로 PMOS트랜지스터(T41)가 턴-오프되어 전원전압(VCC)과 외부 저항(R)과 캐패시터(C) 및 접지전압(GND)을 통한 전류 패스가 차단되므로 방전시에는 전류소모가 거의 일어나지 않게 된다.
전술한 바와 같이 이루어지는 본 발명은, 별도의 방전 제어부를 추가하여 캐패시터의 방전 동작시 전원전압과 캐패시터 사이를 오픈시킴으로써, 전류 패스를 차단하여 방전 동작시 전류 소모를 줄일 수 있다.
또한, 제1 및 제2 비교부에서 각각 제1 및 제2 비교 신호를 각각 부입력과 정입력으로 하고 제1 및 제2 비교부의 출력을 각각 RS-플립플롭의 리셋단과 셋단으로 인가되도록 함으로써, 캐패시터 방전되는 시점을 조절하여 비교부의 출력 폭을 넓혀 RC 펄스 발진기가 보다 안정적인 동작을 할 수 있도록 한다.
따라서, 이러한 RC 펄스 발진기를 사용하는 STN LCD(Super Twisted Nematic Liquid Crystal Display) 및 평판 디스플레이(Flat panel display) 등의 성능 또한 크게 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 본 발명은 RC 펄스 발진기의 동작의 안정성을 높이며 전류 소모를 줄임으로써, 성능을 향상시키는 효과가 있다.

Claims (10)

  1. 외부 저항과 연결되고, 충전 내지 방전 타이밍을 결정하여 초기 발진을 하는 RC 발진수단;
    상기 RC 발진수단으로부터 출력되어 캐패시터에 충전된 전하량에 의해 그 전압 레벨이 변동되는 입력 신호와 제1 및 제2 비교신호를 각각 비교하여 그 결과를 펄스 형태의 파형으로 출력하는 비교수단;
    상기 비교수단의 두 출력을 인가받아 펄스 형태의 출력 신호와 상기 출력 신호의 부신호인 스위칭 신호를 출력하는 래치수단;
    상기 스위칭 신호에 응답하여 상기 캐패시터의 충방전 경로를 제어하기 위한 궤환수단; 및
    상기 스위칭 신호에 응답하여 상기 캐패시터의 방전시 상기 캐패시터와 전원전압 사이를 오픈시키기 위한 방전 제어수단
    을 포함하는 RC 펄스 발진기.
  2. 제 1 항에 있어서,
    상기 RC 발진수단은,
    발진 주파수 제어용 상기 외부 저항과, 상기 외부 저항과 직렬 접속되어 충전 및 방전 시간을 결정하는 캐패시터를 포함하는 것을 특징으로 하는 RC 펄스 발진기.
  3. 제 2 항에 있어서,
    상기 방전 제어수단은,
    상기 스위칭 신호에 의해 게이트가 제어되며, 전원전압과 상기 외부 저항 사이에 소스-드레인 경로가 형성되는 제1MOS 트랜지스터를 포함하는 것을 특징으로 하는 RC 펄스 발진기.
  4. 제 1 항에 있어서,
    상기 비교수단은,
    전원전압을 분압하여 서로 전원전압의 일정비를 갖는 상기 제1 및 제2 비교신호를 출력하기 위한 전압 분배부와,
    상기 제1 비교신호와 상기 입력 신호를 각각 부입력과 정입력으로 인가받아 상기 제1 비교신호와 상기 입력 신호의 크기의 비교 결과에 따라 '하이 레벨'과 '로우 레벨'이 교차되는 펄스 형태의 제1신호를 출력하는 제1 비교부와,
    상기 제2 비교신호와 상기 입력 신호를 각각 정입력과 부입력으로 인가받아 상기 제2 비교신호와 상기 입력 신호의 크기의 비교 결과에 따라 '하이 레벨'과 '로우 레벨'이 교차되는 펄스 형태의 제2신호를 출력하는 제2 비교부를 포함하는 것을 특징으로 하는 RC 펄스 발진기.
  5. 제 4 항에 있어서,
    상기 제1 비교신호와 상기 제2비교신호의 크기의 합은 상기 전원전압의 크기와 실질적으로 동일한 것을 특징으로 하는 RC 펄스 발진기.
  6. 제 4 항에 있어서,
    상기 래치부는,
    상기 제1신호를 리셋단으로 인가받고 상기 제2신호를 셋단으로 인가받으며, 정출력단으로 상기 출력 신호를 출력하고 부출력단으로 상기 스위칭 신호를 출력하는 RS-플립플롭을 포함하는 것을 특징으로 하는 RC 펄스 발진기.
  7. 제 1 항에 있어서,
    상기 궤환수단은,
    상기 스위칭 신호에 의해 게이트가 제어되며, 상기 캐패시터와 자신의 소스-드레인 경로가 병렬을 이루는 제2MOS 트랜지스터를 포함하는 것을 특징으로 하는 RC 펄스 발진기.
  8. 제 1 항에 있어서,
    상기 비교수단과 상기 래치수단의 사이에 접속되며, 상기 비교수단의 출력을 구동하기 위한 구동수단을 더 포함하는 것을 특징으로 하는 RC 펄스 발진기.
  9. 제 1 항에 있어서,
    상기 래치수단의 출력단에 접속되어, 상기 출력 신호를 분주하기 위한 분주수단을 더 포함하는 것을 특징으로 하는 RC 펄스 발진기.
  10. 제 9 항에 있어서,
    상기 분주수단은, T-플립플롭을 포함하는 것을 특징으로 하는 RC 펄스 발진기.
KR10-2003-0050556A 2003-07-23 2003-07-23 Ｒｃ 펄스 발진기 KR100525896B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0050556A KR100525896B1 (ko) 2003-07-23 2003-07-23 Ｒｃ 펄스 발진기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0050556A KR100525896B1 (ko) 2003-07-23 2003-07-23 Ｒｃ 펄스 발진기

Publications (2)

Publication Number Publication Date
KR20050011443A true KR20050011443A (ko) 2005-01-29
KR100525896B1 KR100525896B1 (ko) 2005-11-04

Family

ID=37223497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0050556A KR100525896B1 (ko) 2003-07-23 2003-07-23 Ｒｃ 펄스 발진기

Country Status (1)

Country Link
KR (1) KR100525896B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550902B1 (ko) * 2004-06-23 2006-02-13 삼성전기주식회사 온도 보상기능 갖는 삼각파 발진회로
KR100688533B1 (ko) * 2005-02-15 2007-03-02 삼성전자주식회사 공정산포,전압 및 온도에 덜민감한 저항-커패시터 발진회로
CN110278625A (zh) * 2018-03-16 2019-09-24 施耐德电器工业公司 调节电力设备的供电功率的方法
CN117335750A (zh) * 2023-12-01 2024-01-02 深圳市华普微电子股份有限公司 一种消除比较器延时影响的rc振荡器电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051800B1 (ko) 2003-12-29 2011-07-25 매그나칩 반도체 유한회사 오실레이터 회로

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550902B1 (ko) * 2004-06-23 2006-02-13 삼성전기주식회사 온도 보상기능 갖는 삼각파 발진회로
KR100688533B1 (ko) * 2005-02-15 2007-03-02 삼성전자주식회사 공정산포,전압 및 온도에 덜민감한 저항-커패시터 발진회로
CN110278625A (zh) * 2018-03-16 2019-09-24 施耐德电器工业公司 调节电力设备的供电功率的方法
CN110278625B (zh) * 2018-03-16 2024-04-19 施耐德电器工业公司 调节电力设备的供电功率的方法
CN117335750A (zh) * 2023-12-01 2024-01-02 深圳市华普微电子股份有限公司 一种消除比较器延时影响的rc振荡器电路
CN117335750B (zh) * 2023-12-01 2024-03-26 深圳市华普微电子股份有限公司 一种消除比较器延时影响的rc振荡器电路

Also Published As

Publication number Publication date
KR100525896B1 (ko) 2005-11-04

Similar Documents

Publication Publication Date Title
US7486151B2 (en) Semiconductor circuit for use in timer circuit or oscillator circuit
KR102509824B1 (ko) 발진기
US7190203B2 (en) Memory device having a duty ratio corrector
US20070182499A1 (en) Oscillation circuit
WO2004008639A2 (en) Ring oscillator with frequency stabilization
US20100007395A1 (en) Pulse generator
EP3852268A1 (en) Oscillation circuit, chip, and electronic device
US4785262A (en) Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein
CN110971192A (zh) 一种快速起振的晶体振荡器电路
KR100525896B1 (ko) Ｒｃ 펄스 발진기
US6091271A (en) Frequency doubling method and apparatus
JP3963421B2 (ja) 制御発振システムとその方法
KR100205004B1 (ko) 반도체 장치용 발진회로
US11165415B2 (en) Relaxation oscillator and method
US6552622B1 (en) Oscillator having reduced sensitivity to supply voltage changes
US20050122750A1 (en) Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same
US20060158921A1 (en) Semiconductor integrated circuit device
JP2897706B2 (ja) 基準電圧発生回路
KR101191058B1 (ko) 가변 주파수 발진 회로
EP0831586B1 (en) Variable delaying circuit
EP0574979A1 (en) Sawtooth oscillator
JPH06224705A (ja) 発振回路
KR910001048B1 (ko) 전압 제어 발진기
KR100278678B1 (ko) 광결합소자의 스위칭 시간 보상 회로
EP1096676A1 (en) Oscillator with elevated precision and stability

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 14