KR970000275B1 - 파워세이브 제어부를 갖는 외부기억장치 및 그를 내장한 컴퓨터장치 - Google Patents

파워세이브 제어부를 갖는 외부기억장치 및 그를 내장한 컴퓨터장치 Download PDF

Info

Publication number
KR970000275B1
KR970000275B1 KR1019920012225A KR920012225A KR970000275B1 KR 970000275 B1 KR970000275 B1 KR 970000275B1 KR 1019920012225 A KR1019920012225 A KR 1019920012225A KR 920012225 A KR920012225 A KR 920012225A KR 970000275 B1 KR970000275 B1 KR 970000275B1
Authority
KR
South Korea
Prior art keywords
power
power save
mode
command
control unit
Prior art date
Application number
KR1019920012225A
Other languages
English (en)
Other versions
KR930002951A (ko
Inventor
이꾸오 기따무라
도시하루 사사끼
마나부 히가시야마
미노루 기무라
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
이우에 사또시
산요덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤, 이우에 사또시, 산요덴끼 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR930002951A publication Critical patent/KR930002951A/ko
Application granted granted Critical
Publication of KR970000275B1 publication Critical patent/KR970000275B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

내용 없음.

Description

파워세이브 제어부를 갖는 외부기억장치 및 그를 내장한 컴퓨터장치
제1도는 본 발명이 적용되는 랩탑형(Lap top type) 퍼스널 컴퓨터의 설명도.
제2도는 제1도 컴퓨터의 좌측면도.
제3도는 제1도 컴퓨터의 우측면도.
제4도는 본 발명의 컴퓨터 본체의 일실시예의 구성도.
제5도는 제4도의 컴퓨터 본체와 외부기억장치의 기본구성을 나타낸 설명도.
제6도는 제4도의 외부기억장치의 기본구성을 나타낸 설명도.
제7도는 본 발명에 사용되는 전원종별검출부의 일실시예의 구성도.
제8도는 본 발명에 사용되는 자기디스크장치의 일실시예의 구성도.
제9도는 본 발명에 사용되는 파워세이브 지정지령의 종류와 처리내용을 나타낸 설명도.
제10도는 제8도의 실시예에 설비된 스위칭회로의 제1실시예를 나타낸 일실시예의 구성도.
제11도는 본 발명 파워세이브 제어의 제1실시예를 나타낸 플로우차트.
제12도는 제11도의 파워세이브 처리의 서브루틴 A의 제1실시예를 나타낸 플로우차트.
제13도는 제11도의 파워세이브 처리의 서브루틴 A의 제2실시예를 나타낸 플로우차트.
제14도는 제11도의 파워세이브로부터의 복귀처리의 서브루틴 B의 제1실시예를 나타낸 플로우차트.
제15도는 제11도의 파워세이브로부터의 복귀처리의 서브루틴 B의 제2실시예를 나타낸 플로우차트.
제16도는 제11도의 파워세이브 처리의 변형예를 나타낸 플로우차트.
제17도는 제11도의 파워세이브 처리의 변형예를 나타낸 플로우차트(계속).
제18a도는 제11도의 처리중 배터리모드신호의 체크 타이밍의 상이를 나타낸 설명도.
제18b도는 제16 및 17도의 처리중 배터리모드신호의 체크타이밍의 상이를 나타낸 설명도.
제19도는 제8도의 실시예에 설비된 스위칭회로의 제2실시예를 나타낸 일실시예의 구성도.
제20도는 제19도의 스위칭회로를 사용한 경우의 본 발명의 파워세이브 제어의 제2실시예를 나타낸 플로우차트.
제21도는 제20도의 파워세이브 처리의 서브루틴 A를 나타낸 플로우차트.
본 발명은 외부기억장치로서 디스크 장치를 갖는 랩탑형 퍼스널 컴퓨터 등의 컴퓨터장치에 관한 것이며 더 구체적으로는 외부상용교류전원에 더하여 장치 내부에 설비된 배터리에 의한 내부전원에 의해서도 사용가능하고 또한 컴퓨터의 OS에 의해서 실현가능한 전력소모를 감소시키는 파워세이브 기능을 갖는 외부기억장치 및 이를 내장한 컴퓨터장치에 관한 것이다.
최근의 퍼스널 컴퓨터, 특히 랩탑형 및 노트북형 퍼스널 컴퓨터들에 있어서 소형화 및 콤팩트화가 요구되고 있다. 또한 휴대성을 제공함으로써 상용 교류전원을 사용하는 외부전원에 더하여 장치의 본체내에 설비된 배터리에 의한 내부전원을 사용하는 기회가 많아졌다. 또 충분한 기억용량을 확보하기 위하여 외부기억 장치로서 예를들면 2.5인치 등의 소형 자기디스크장치를 장치의 본체내에 내장하고 있다.
이와같은 퍼스널 컴퓨터에서는 배터리전원을 사용할 때 사용가능시간을 길게 하는 것이 강력히 요망되고 있으며, 그를 위하여 전력소비를 감소시킬 필요가 있다.
일반적으로 자기디스크 장치는 스핀들 모터, 보이스코일 모터 등의 구동계를 구비하고 있으므로 전체적으로 차지하는 소비전력의 비율이 비교적 높다.
그러므로 컴퓨터의 OS(operating system)가 자기디스크 장치로의 억세스가 없다고 판단할 경우등에 필요한 최소한의 회로를 제외하고는 전원공급을 차단하여 소비전력을 억제하는 파워세이브 기능이 제공되어 있다.
그러나 파워세이브모드로 이행시와 파워세이브모드로부터의 복귀시에는 스핀들모터의 정지와 기동이 필요하게 되고 파워세이브시마다 자기헤드와 디스크매체가 접촉 정지하는 콘택트 스타트/스톱(CSS)이 발생하므로 빈도가 증가하면 디스크 매체의 수명을 단축시키게 된다.
시스템 전체로서 고려할 경우에 자기디스크장치가 파워세이브모드에 있는 경우에는 지령발행부터 지령완료까지의 처리시간이 길어지므로 스핀들모터의 정지를 수반하는 파워세이브모드는 가능한한 피하는 것이 바람직하다.
따라서 교류전원 및 직류전원 양쪽으로 사용할 수 있는 랩탑형 퍼스널 컴퓨터와 같은 컴퓨터장치에서는 배터리전원 사용할 때의 파워세이브 기능에 의한 소비전력의 감소, 스핀들모터의 정지를 수반하는 파워세이브모드에 의한 매체수명의 문제와 처리시간이 길어진다는 문제를 총합적으로 판단할 필요가 있다. 현재의 컴퓨터 본체가 갖고 있는 파워세이브의 지령체계를 변경하지 않고 적절한 파워세이브 제어를 가능하게 하는 것이 요구되고 있다.
상용교류전원과 내부 배터리 양자를 사용할 수 있는 랩탑형 퍼스널 컴퓨터의 파워세이브 제어로서 JP-A-2-201621(공개, 1990. 8. 9)에 개시된 제어가 알려져 있다.
그와같은 퍼스널 컴퓨터에서는 외부상용 교류전원으로부터 내장의 배터리로 절환될 경우에 플로피디스크 등의 외부기억장치의 구동모터로의 전력동급이 중단되어 필요시간 이상동안 모터가 구동되지 않는다.
전체적인 파워세이브 제어가 하드웨어와 소프트웨어의 처리에 의해서 소정시간 이상동안 억세스가 행해지지 않는 경우에 파워세이브 제어가 행해지도록 실행된다.
따라서 장치가 외부전원에 의해서 동작될때에 장시간동안 외부기억장치가 억세스되지 않는 상태에도 파워세이브 제어가 실행되지 않아 외부전원이 사용되는 상태에서의 소비전력의 감소를 기대할 수 없다.
한편 컴퓨터의 OS에 의해서 파워세이브 제어를 행하는 기능을 갖고 외부상용 교류전원과 장치에 내장된 배터리에 의한 내부전원 양자를 사용할 수 있는 랩탑 퍼스널 컴퓨터에 있어서는 컴퓨터의 OS에서 발생되는 파워세이브 지정지령들에 의존하여 사용되는 종류에 상관없이 모두 자기디스크장치측에 의해서 제어가 실행된다.
컴퓨터의 OS에 의해서 발생되는 파워세이브 지정지령은 2종류가 있다.
① 지령수령 즉시 자기디스크장치가 파워세이브모드로 세트되는 것
② 일반지령을 수령한 후에 일정시간 통상의 지령이 발생되지 않는 것을 전제로 하여 파워세이브모드에 세트되는 것
파워세이브모드로의 이행과 복귀가 행해진 경우에는 통상 스핀들모터의 정지와 기동이 행해지고 자기헤드가 디스크매체에 접촉 정지하는 콘택트 스타트스톱(CSS)이 1회 행해지게 된다.
또 파워세이브모드에서 상기 디스크 장치에 대해서 통상의 억세스 요구가 생기면 먼저 파워세이브 캔슬지령에 의해서 전원공급을 재개시하여 레디모드로 세트한 후에 억세스지령을 실행하게 되어 실행종료까지의 시간이 장시간 소요된다.
그러나 배터리를 내장한 형의 컴퓨터장치일지라도 상기 배터리모드로 사용되는 것은 아니고 상용전원의 콘센트가 있는 장소에서는 배터리의 소비전력을 감소시키기 위하여 외부전원모드로 사용하는 경우가 많다.
배터리전원을 사용하는 내부전원모드에 있어서는 배터리의 소비전력은 컴퓨터의 OS로부터의 파워세이브 지령에 따른 파워세이브 기능에 의해서 효과적으로 저감시킬 수 있다.
그러나, 상용교류전원을 사용한 외부전원모드에 있어서는 내부전원모드의 경우에 비해서 그다지 전력절감의 요청은 강하지 않고 오히려 파워세이브모드로 세트되므로 CSS의 회수가 증가된다.
디스크매체에 허용되는 CSS의 회수가 사전에 정해져 있으므로 파워세이브 제어가 행해지지 않는 경우에 비해서 수명을 단축하는 문제가 있다.
마찬가지로 스핀들모터에 대해서도 최대 허용기동정지회수가 사전에 정해져 있어 파워세이브 제어가 행해지지 않는 경우에 비해서 수명이 단축된다는 문제가 있다.
파워세이브 상태에서 통상의 억세스 요구가 생기면 억세스 실행까지의 시간이 길어져 시스템의 스루프트(throughput)를 악화시키는 문제가 있다.
상기 문제를 해결하기 위하여 컴퓨터 OS는 사용전원의 종류, 즉 배터리에 의한 내부전원모드인지 상용교류전원에 의한 외부전원인지를 검출하여 교류전원모드인 때에는 자기디스크장치의 스핀들모터를 정지시키지 않도록 하면 된다.
그러나 컴퓨터의 OS에 의한 전원종별을 검출하여 파워세이브 제어를 실행하기 위해서는 OS를 광범위하에 변경하지 않으면 안되는 귀찮음이 있다.
컴퓨터의 OS에는 타이머 할입(interuption)에 의해서 사용전원이 종류를 샘플링하는 전원감시루틴이 설비되어 있어 일정시간마다 전원이 종류가 검출된다.
그러나 OS가 전원감시루틴을 우선순위가 높은 다른 루틴으로 대치시키면 전원종별의 샘플링을 행할 수 없다. 전원이 외부전원으로부터 내부전원으로 절환될 경우에도 대응하는 파워세이브 제어가 실행불가할 우려가 있다.
본 발명의 목적은 사용전원의 종류에 따라서 외부기억장치의 적절한 파워세이브 제어를 행할 수 있는 컴퓨터장치를 제공하는데 있다.
본 발명의 다른 목적은 사용전원의 종류에 따라서 외부기억장치의 적절한 파워세이브 제어를 종래의 컴퓨터의 OS에 의한 파워세이브 지정지령의 지령시스템을 바꾸지 않고 실행할 수 있는 컴퓨터장치를 제공하는데 있다.
본 발명의 또다른 목적은 외부전원이 사용되는 것인지 내부전원이 사용되는 것인지를 판별하여 적절한 파워세이브 제어를 실행하는 컴퓨터장치를 제공하는데 있다.
본 발명의 또다른 목적은 파워세이브 제어가 파워세이브 지령에 준하여 실행될 경우에 외부전원이 사용된것인지 내부전원이 사용된 것인지를 체크하여 내부전원이 사용되는 경우에 파워세이브 지령이 효과적으로 실행되는 컴퓨터장치를 제공하는데 있다.
본 발명의 또다른 목적은 파워세이브 제어가 파워세이브 지령에 준하여 실행될 경우에 내부전원이 사용되는지 외부전원이 사용되는지를 체크하여 외부전원이 사용될 경우에 파워세이브 지령의 실행이 금지되는 컴퓨터장치를 제공하는데 있다.
본 발명의 또다른 목적은 상위장치로부터 전용선을 통하여 전원의 종류를 나타내는 신호를 수신하여 파워세이브 제어를 실행하는 외부기억장치를 제공하는데 있다.
본 발명의 또다른 목적은 전원종류에 따라서 적절한 파워세이브 제어를 실행할 수 있는 외부기억장치를 제공하는데 있다.
본 발명의 또다른 목적은 외부기억장치의 적절한 파워세이브 제어를 종래의 파워세이브 지정지령의 지령 시스템을 바꾸지 않고, 전원의 종별에 따라서 실행할 수 있는 외부기억장치를 제공하는데 있다.
본 발명의 또다른 목적은 파워세이브 지령에 준하여 파워세이브 제어가 실행될때에 외부전원이 사용되고 있는 것인지 내부전원이 사용되고 있는 것인지를 체크하여 내부전원이 사용되고 있을 때에는 파워세이브 지령을 효과적으로 실행하는 외부기억장치를 제공하는데 있다.
본 발명의 또다른 목적은 파워세이브 지령에 준하여 파워세이브 제어가 실행될때에 외부전원이 사용되고 있는지 내부전원이 사용되고 있는지를 체크하여 외부전원이 사용되고 있을 때에는 파워세이브 지령의 실행을 금지하는 외부기억장치를 제공하는데 있다.
즉 본 발명은 상용교류전원등에 의한 외부전원에 의해서 또는 장치에 내장된 배터리에 의한 내부전원에 의해서 동작되는 컴퓨터 본체와 컴퓨터 본체로부터 전원을 공급받아 동작되는 외부기억장치를 구비하는 컴퓨터장치를 제공하는 것이다.
그와같은 컴퓨터장치에 관해서 본 발명에 있어서는 컴퓨터 본체에 외부전원의 사용이 검출되었을때에 외부전원모드(교류모드)를 나타내는 전원모드신호를 발생하는 전원종별검출부가 설비되어 있다. 외부기억장치에는 전원종별검출부로부터의 전원모드신호를 판별하여 컴퓨터 본체로부터 파워세이브 지령을 수신할때에 처리가 실행되는 파워세이브 제어부가 설비되어 있다.
외부전원모드로 판별되었을때에 파워세이브 제어부는 파워세이브 지령이 있더라도 사전에 정해진 회로부에 대한 전원공급을 차단하는 파워세이브 동작을 금지하고 한편 내부전원모드로 판별되었을때에는 파워세이브 제어부는 사전에 정한 회로부에 대한 전원공급을 차단한다.
외부기억장치는 디스크 장치이다. 내부전원모드로 판별되었을때에 파워세이브 제어부는 적어도 디스크 매체를 회전시키는 스핀들모터를 정지시킨다.
전원종별검출부는 교류어답터가 컴퓨터 본체에 연결된 상태에서 외부전원모드를 나타내는 전원모드신호를 발생하고 교류어답터가 연결되지 않은 상태에서 내부전원모드를 나타내는 전원모드를 발생한다.
본 발명은 전원판별기능을 갖는 외부기억장치를 제공한다.
외부기억장치는 디스크 장치이고 상위장치로부터의 제어지령에 더하여 모드신호를 수신하는 인터페이스와, 인터페이스를 거쳐서 상위장치로부터 제어지령을 수신할때에 인터페이스에 의해서 수신된 모드신호에 따라서 처리를 변경하는 제어부를 구비하고 있다.
구체적으로는 외부기억장치는 상위장치로부터의 제어지령에 더하여 외부전원을 사용하고 있는 것인지 내부전원을 사용하고 있는 것인지를 나타내는 전원모드신호를 수신하는 인터페이스와 인터페이스로부터의 전원모드신호를 판별하는 파워세이브 제어부를 구비하고 있다. 컴퓨터장치의 경우와 같이 외부전원모드로 판별되었을때에 파워세이브 제어부는 파워세이브 지령이 있더라도 사전에 정한 회로부로의 전원공급을 차단하는 파워세이브 처리를 금지하고 내부전원모드로 판별되었을 때에는 파워세이브 지령에 따라서 사전에 정한 회로부로의 전원공급을 차단하는 파워세이브 처리를 파워세이브 제어부가 실행한다.
본 발명의 상기 구성의 컴퓨터장치는 예를들어 교류어답터의 연결하에 외부전원모드 또는 내부전원모드를 나타내는 전원모드신호를 발생한다. 이 전원모드신호는 컴퓨터의 OS에 영향받지 않고 직접 외부기억장치로 보내진다.
따라서 외부기억장치는 컴퓨터 본체가 외부전원을 사용하고 있는지 내부전원을 사용하고 있는지를 분명하게 알 수 있다.
컴퓨터 본체로부터 외부기억장치로의 파워세이브 지정지령을 종래의 컴퓨터의 OS를 사용한채로 발생하는 지령시스템으로서는 외부기억장치를 위한 파워세이브 제어부가 설비되어 있는 경우 구체적으로는 구동측의 MPU가 전원종별검출부로부터의 모드신호를 체크하여 파워세이브 상태가 세트될 경우에 처리를 결정한다.
즉 외부전원모드로 판별되었을 때에는 파워세이브는 기본적으로는 필요하지 않으므로, 디스크 매체의 콘택트 스타트/스톱(CSS)과 파워세이브로 인한 스핀들모터의 정지/기동을 피할 수 있다. 또한 실행시간이 파워세이브 상태에서의 억세스로 인하여 길어지는 것을 방지하기 위하여 컴퓨터의 OS로부터 파워세이브 지정 지령이 발생되더라도 파워세이브 처리가 실행되지 않는다.
한편 내부전원모드로 판별되었을때에는 적어도 스핀들모터의 정지를 수반하는 사전에 정해진 회로부로의 전원공급을 중단하여 배터리의 소비전력을 억제한다.
본 발명의 상기 목적 및 기타 목적들, 태양들, 및 이점들은 도면을 참조한 다음 상세한 설명에서 명백해질 것이다.
제1도는 본 발명의 컴퓨터장치의 일실시예에 의한 랩-탑형 퍼스널 컴퓨터의 일예를 나타낸 설명도이다.
제2도는 그 좌측면도이고 제3도는 그 우측면도이다.
제1도에서 랩-탑형 컴퓨터인 컴퓨터 장치가 키보드(24)를 갖는 컴퓨터 본체(10)와 경첩(26)에 의해서 컴퓨터 본체(10)를 자유로히 개폐가능한 커버부(28)로 구성되어 있다.
액정 디스플레이(30)는 커버부(28) 내부에 설비되어 도면에 나타낸 개방상태에서 전면을 향하도록 되어 있다.
전원스위치(32)는 컴퓨터 본체(10)의 키보드(24)의 우측후부에 설비되어 있다.
또 배터리(34)가 전원스위치(32)의 후부의 두께 부분에 부착되어 있다. 배터리(34)로서는 재충전 가능한 배터리를 사용할 수 있고, 배터리(34)는 컴퓨터 장치가 상용교류전원으로 사용되고 있는 동안에 자동적으로 충전될 수 있다.
제2도의 좌측면도를 참조하면 메인스위치(36)가 커버부(28)의 뿌리부인 컴퓨터 본체(10)의 측면에 설비되어 있다.
직류코넥터(38)는 메인스위치(36)의 좌측에 설비되어 있다.
후술하는 교류어답터의 출력단자는 직류코넥터(38)에 연결되어 있다.
교류어댑터의 출력단자가 직류코넥터(38)에 연결될때에 컴퓨터 본체는 자동적으로 외부전원모드로 절환되어 상용교류전원을 사용하여 동작된다.
또 제3도의 우측면도를 참조하면 외부기억장치로서 사용되는 소형 자기디스크장치(12)가 컴퓨터 본체(10)의 측부에 부착되어 있다. 본 실시예에서는 직경이 2,5인치이고 기억용량이 40M바이트 정도의 것이 소형 자기디스크장치(12)로서 사용되고 있다.
IC 카드(40)를 컴퓨터 본체(10)의 측부에 부착할 수 있다. 이 IC 카드(40)는 소위 반도체 메모리를 내장한 기억매체이고 필요에 따라 컴퓨터 본체에서 착탈 가능하다.
도면에 나타낸 것과 같이 이 IC 카드(40)는 컴퓨터 본체(10)에 끼울 수 있고 에젝트버튼(42)을 눌러서 꺼낼 수 있다.
제4도는 제1~3도에 나타낸 랩-탑형 컴퓨터인 컴퓨터 본체(10)의 일실시예를 나타낸 일실시예의 구성도 이다.
제4도에서 CPU(45)는 컴퓨터 본체(10)내에 설비되어 있다.
내부버스(44)가 CPU(45) 밖으로 인출되어 있다
제어프로그램이 격납되어 있는 ROM(46)과 일시 데이타를 격납하여 보지하는 RAM(48)이 CPU(45)를 위하여 설비되어 있다.
LCD(30)가 디스플레이 콘트롤러(50)를 거쳐서 연결되어 있다. 이 디스플레이 콘트롤러(50)는 비디오 RAM(VRAM)(52)내에 축적된 화상데이타를 LCD(30)에 표시한다. 키보드(24) 역시 키보드콘트롤러(54)를 거쳐서 CPU(45)에 연결되어 있다.
또 내부버스(44)의 우측에 나타낸 것과 같이 IC 카드콘트롤러(56), 그 입력/출력 인터페이스(48), 콘트롤러(60), 그 입력/출력(I/O) 인터페이스(62), 프린터 콘트롤러(64) 및 입력/출력 인터페이스(66)가 설비되어 있다.
외부기억장치인 자기디스크장치(12)가 콘트롤러(60)의 I/C 인터페이스(62)에 연결되어 있다. 자기디스크장치(12)는 인터페이스(68)와 디스크장치 본체(70)로 구성되어 있다.
전원회로(72)는 컴퓨터 본체(10)내에 설비되어 있다.
전원회로(72)에는 직류코넥터(38) 및 배터리(34)가 연결되어 있다.
직류코넥터(38)에는 교류어답터(74)의 출력플러그(76)가 연결되어 있다. 교류어답터에 가해진 상용교류전원은 규정 직류전압으로 변환되어 출력플러그(76)로 공급된다.
따라서 전원회로(72)는 교류어답터(74) 또는 배터리(34)로부터 직류전류를 공급받아 각 부품에 필요한 전원전압으로 변환한다. 전원회로(72)는 자기디스크장치(12)로도 전원공급을 한다.
전원회로(72)내에는 또한 현재 사용되고 있는 전원의 종류를 검출하는 전원종별검출부(14)도 설비되어 있다. AC어답터(74)가 연결된 상태에서 이 검출부(14)는 외부전원모드를 나타내는 전원모드신호를 발생한다.
AC 어답터가 연결되지 않은 상태에서 이 검출부(14)는 내부전원모드를 나타내는 전원모드신호를 발생한다.
구체적으로 말하면, 배터리모드신호(Eo)는 내부버스(44)로 전원모드신호로서 공급되는 것이다. 배터리모드신호(Eo)는 내부전원모드에서 1로 세트되고 외부전원모드에서는 0으로 세트된다.
전원회로(72)로부터의 배터리모드신호(Eo)는 내부버스(44) 콘트롤러(60) 및 인터페이스(62)를 거쳐서 직접 자기디스크장치(12)로 공급된다. 배터리모드신호(Eo)는 통상 사용하지 않는 코넥터핀들중의 어느 하나에 분담되어 있다.
제5도는 제4도의 컴퓨터 장치의 원리구성을 나타내고 있다.
이 컴퓨터 장치는 상용 AC 전원 또는 장치에 내장된 배터리전원에 의해서 동작되는 컴퓨터 본체(10)와 이 컴퓨터 본체(10)로부터 전원을 공급받아 동작되는 외부기억장치(12)로 구성되어 있다.
전원종별 검출회로(14)는 컴퓨터 본체(10)내에 내장되어 있다. 외부전원의 사용의 검출되면 이 검출부(14)는 외부전원모드를 나타내는 전원모드신호를 발생한다. 또 내부전원사용이 검출되면 이 검출회로(14)는 내부전원모드를 나타내는 전원모드신호를 발생한다. 또 내부전원사용이 검출되면 이 검출회로(14)는 내부전원모드를 나타내는 전원모드신호를 발생한다. 파워세이브 제어부(16)는 외부기억장치(12)를 위하여 설비되어 있다. 컴퓨터 본체(10)로부터 파워세이브 지령이 실행될때에 파워세이브 제어부(16)는 전원종별검출부(14)로부터의 전원모드신호를 판별한다.
외부전원모드로 판별되었을때에는 이 제어부(16)는 파워세이브 지령이 있더라도 사전에 정한 회로부로의 전원을 차단하는 파워세이브 처리를 금지한다. 한편 내부전원모드로 판별되었을때에는 이 제어부(16)가 파워세이브 지령에 따라서 사전에 정한 회로부로의 전원공급을 차단하는 파워세이브 처리를 실행한다.
제6도는 제4도의 외부기억장치의 원리 구성도이다.
이 외부기억장치(12)는 디스크장치이고 상위의 장치로부터의 제어지령에 더하여 외부전원 사용을 나타내는 전원모드 또는 내부전원 사용을 나타내는 전원모드신호를 공급받는 인터페이스(68)와 상위의 장치로부터 파워세이브 지령을 수신할때에 인터페이스(68)로부터의 전원모드신호를 판별하여 처리하는 파워세이브 제어부(16)를 구비하고 있다.
제5도의 경우와 마찬가지로 외부전원모드로 판별되었을 때에는 파워세이브 제어부(16)는 파워세이브 지령이 있더라도 사전에 정한 일정회로에 대한 전원공급을 차단하는 파워세이브 처리를 금지한다. 한편 내부 전원모드로 판별되었을 때에는 이 제어부(16)는 파워세이브 지령에 따라서 사전에 일정회로로의 전원을 차단하는 파워세이브 처리를 실행한다.
제7도는 제4도중의 전원회로(72)를 위하여 설비된 전원종별검출부(14)의 일실시예를 나타낸 일실시예의 구성도이다.
제7도에서 DC 콘넥터(38)가 전원종별검출부(14)에 연결되어 있다. 이 DC 콘넥터(38)는 중심도체(78)와 일단에 만곡부를 갖는 연결부재(80)로 형성되어 있다. 2개의 접점부재(82,84)가 도면에 나타낸 개방상태에서 연결부재(80)와 접촉하여 양자를 단락상태로 세트한다.
DC 콘넥터(38)의 중심도체(78)는 배터리(34)의 마이너스선에 연결되고 연결부재(80)는 플러스선에 연결되어 있다. 접점부재(82)는 저항(R1)을 거쳐서 마이너스선에 연결되어 있다.
배터리모드신호(Eo)가 이 저항(R1)의 양단으로부터 꺼내진다.
AC 어답터(74)로부터의 출력플러그(76)는 DC 콘넥터(38)에 연결되어 있다.
이 출력플러그(76)는 DC 콘넥터(38)의 한쪽에 있는 중심도체(78)을 삽입하는 구멍을 갖는 중심도체(86)와 중심도체(86)의 외측에 있는 절연부재(88)를 거쳐서 연결부재(80)와 접촉하게 되는 외부도체(90)를 구비하고 있다.
출력플러그(76)가 DC 콘넥터(38)로 삽입되면 연결부재(80)는 플러그쪽에 있는 외부도체(90)에 의해서 밀어 올려지고 접점부재들(82,84)가 연결부재(80)에서 떨어지면 배터리(34)는 플러스선으로부터 떨어지고 또한 저항(R1)의 플러스선으로부터도 떨어진다.
따라서 배터리모드신호(Eo)는 배터리(34)의 배터리전원으로부터 0V로 바뀐다.
즉 배터리모드신호(Eo)가 논리레벨의 관점에서 체크될때에 도면에 나타낸 것과 같이 DC 콘넥터(38)의 개방상태에서 배터리(34)로부터의 내부전원공급에 의해서 논리레벨 1로 세트된다. 출력플러그(76)를 삽입함으로써 상용 AC 전원에 의한 외부전원의 공급으로 절환함으로써 신호(Eo)가 논리레벨 0으로 세트된다.
저항(R2)과 다이오드(D1)의 직렬회로가 전원종별검출부(14)의 플러스선과 배터리(34)간에 연결되어 있다.
배터리(34)는 출력플러그(76)를 접속시킴으로써 외부전원의 공급상태에서 충전될 수 있다.
제8도는 제4도에 나타낸 컴퓨터 본체(10)에 연결된 자기디스크장치(12)의 일실시예를 나타낸 일실시예의 구성도이다.
제8도에서 MPU(92)는 자기디스크장치를 위한 제어부로서 설비되어 있다. 이 MPU(92)는 프로그램제어에 의해서 본 발명의 파워세이브 제어를 실행하는 파워세이브 제어부(16)의 기능을 갖고 있다.
인터페이스를 거쳐서 컴퓨터 본체로부터 지령데이타를 수신하고 컴퓨터 본체로 송신하는 인터페이스 레지스터파일(94)이 MPU(92)의 좌측에 설비되어 있다. 또 제어프로그램이 격납되어 있는 ROM(96)과 후술하는 제어에 사용되는 플래그나 데이타를 일시 기억하는 RAM(98)이 설비되어 있다.
한편 서보제어 레지스터파일(100)이 MPU(92)의 우측인 구동측에 설비되어 있다.
VCM을 위한 서보회로(102)와 스핀들모터를 위한 서보회로(104)가 서보제어 레지스터파일(100)을 위하여 설비되어 있다.
VCM(voice coil motor)용 서보회로(102)는 디스크 앤클로저(disk enclos ure : DE)(106)쪽에 설비된 VCM을 구동시킨다.
이 VCM(108)은 스핀들모터(18)에 의해서 회전되는 기록매체로서 자기디스크(110)를 위하여 설비된 자기헤드(112)의 위치맞춤제어를 행한다.
스핀들모터용 서보회로(104)는 디스크엔클로저(106)에 설비된 스핀들모터를 예를들어 3600r.p.m의 일정 속도로 회전시킨다.
또 리드/라이트회로(114)는 MPU(92)의 우측에 설비되어 있다. 디스크엔클로저(106)내의 자기헤드들(112)중의 하나가 선택되어 자기 디스크(110)로 데이타를 기입하거나 자기 디스크(110)로부터 데이타를 독출한다.
상술한 바와같이 자기 디스크 장치로의 전원공급은 굵은 선으로 나타낸 전원선에 의해서 실행된다.
첫째, 컴퓨터 본체로부터의 전원선(116)은 직접 MPU(92), 인터페이스 레지스타일(94), ROM(96) 및 RAM(98)에 연결되어 있다.
한편 스위칭회로(20)로부터의 전원선(118)은 MPU(92)의 우측의 각 회로부에 연결되어 있다. 스위칭회로(20)가 OFF되면 전원선(118)으로의 전원공급이 OFF되어 서보제어 레지스터파일(100), 서보회로들(102,104), 리드/라이트회로(114) 및 디스크엔클로저(106)의 스핀들모터(18)와 VCM(108)으로의 전력공급을 정지시킬 수 있다.
이후에 명백히 설명하는 것과 같이 스위칭회로(20)는 MPU(92)의 파워세이브 제어부(16)가 컴퓨터 본체(10)쪽으로부터 파워세이브 지정지령을 수신했을때에 제어출력에 의해서 제어된다.
본 발명의 자기디스크장치에 있어서는 예를들어 PC/AT 인터페이스(IBM사의 등록상표)의 경우에 컴퓨터 본체(10)쪽의 전원종별검출부(14)에서 발생된 배터리모드신호(Eo)가 평상시에 사용되지 않는 예비핀중의 어느 하나를 사용하여 인터페이스 레지스터파일(94)로 공급된다.
배터리모드신호(Eo)는 인터페이스 레지스터파일(94)를 거쳐서 MPU(92)로 공급된다.
이 배터리모드신호(Eo)를 체크함으로써 MPU(92)는 컴퓨터 본체(10)에 사용되는 전원이 외부전원인지 또는 내부전원인지를 알 수 있다.
배터리모드신호(Eo)는 파선으로 나타낸 것과 같이 직접 스위칭회로(20)로 공급된다.
이후 실시예에 의해서 명백히 설명하는 바와 같이 게이트회로는 배터리모드신호(Eo)에 의해서 제어되어 MPU(92)에 의해서 파워세이브모드를 유효 또는 무효로 할 수 있다.
MPU(92)내에 설비된 파워세이브 제어부(16)는 컴퓨터 본체로부터 파워세이브 지정지령을 수신하여 파워세이브 제어를 실행한다.
제9도는 파워세이브 제어부(16)에 의해서 수신되는 파워세이브 지정지령의 종류와 지령의 내용표를 나타낸 설명도이다.
제9도는 5종의 파워세이브 지정지령(0~4)이 있다.
지령 0 및 지령 1인 경우에는 각 지령과 동시에 세트되는 섹터 카운트 레지스터의 값은 참조되지 않고 무시된다. 한편, 지령 2 및 지령 3인 경우에는 섹터 카운트 레지스터들의 값들을 참조한 지령내용에 따라 상이한 처리가 실행된다.
지령 0 및 지령 1은 제1파워세이브모드에 속하고 지령2 및 지령 3은 오토파워세이브모드로서 알려진 제2파워세이브모드에 속한다.
지령 4는 자기디스크장치의 현대의 모드를 체크하는데 사용된다.
섹터 카운트 레지스터는 라이트/리드모드에 있어서의 개시어드레스로부터의 섹터수를 격납하는데 사용된다. 본 발명에 있어서는 섹터 카운트 레지스터도 파워세이브 처리를 위하여 공용된다. 즉 섹터 카운트 레지스터의 값을 0으로 세트함으로써 파워세이브모드가 세트되고 리세트된다. 섹터 카운트 레지스터의 값을 0이외의 값으로 세트함으로써 오토파워세이브모드가 세트된다.
이러기 위하여 일정시간 동안 지령을 받아들이지 않는 감시에 사용되는 파워세이브 타이머의 설정시간을 결정한다.
[지령 1 및 지령 2]
제1파워세이브모드의 지령인 지령들(0,1)을 먼저 이하에 설명하겠다.
지령 0은 구동측을 즉시 파워세이브모드로 이행하도록 하는 파워세이브 설정지령이다. 한편 지령 1은 파워세이브 상태에서 발생되어 파워세이브모드를 아이들 모드로 이행시킨다. 이 경우에 오토파워세이브모드가 세트되어 있으면 오토파워세이브모드는 리세트된다.
[지령 2 및 지령 3]
오토파워세이브의 허가와 금지를 결정하는 지령 2와 지령 3을 섹터 카운트 레지스터의 값을 참조하여 이하에 설명하겠다.
지령 2가 발생되었을때에 제어모드는 즉시 파워세이브모드로 이행된다. 이와 동시에 섹터 카운트 레지스터의 값을 참조하여 0일 경우에는 제어모드가 오토파워세이브로부터 아이들 모드로 복귀될때에 오토파워세이브는 허가되지 않는다. 이에 대해서 섹터 카운트 레지스터의 값이 0 이외의 값인 경우에 제어모드가 파워세이브모드로부터 아이들모드로 이행된 후의 오토파워세이브가 허가된다.
지령 3은 파워세이브모드로부터 복귀시키는 리세트지령이다.
지령 3이 발생되면 제어모드는 즉시 파워세이브모드로부터 아이들 모드로 이행된다. 이 경우에 섹터 카운트 레지스터의 값이 참조된다. 섹터 카운트 레지스터의 값이 0이면 제어모드가 아이들모드로 이행될 경우에도 오토파워세이브는 허가되지 않는다.
이에 대해서 섹터 카운트 레지스터의 값이 0 이외의 값일 경우에는 제어모드가 아이들모드로 이행될 경우에 오토파워세이브가 허가된다.
또, 섹터 카운트 레지스트의 값을 0 이외의 값으로 세트하는 지령 3이 아이들모드에서 발생된 경우에 제어모드는 즉시 오토파워세이브모드로 세트될 수 있다.
[지령 2와 지령 3에 의한 타이머 설정]
또 지령 2, 지령 3에 있어서의 섹터 카운트 레지스터의 값이 0 이외의 값일 경우에 오토파워세이브에 사용되는 타이머의 시간이 설정된다. 지령들(2,3)을 구동이 아이들모드인 상태에서 받으면 0 이외의 섹터 카운트 레지스터의 값이 오토파워세이브의 시간을 감지하는데 사용되는 타이머에 설정된다.
예를들어 15초~1275초(21,1분) 범위로 임의의 시간을 오토파워세이브모드의 시간을 감시하는데 사용되는 타이머에 설정 가능하다.
제10도는 제8도의 MPU(92)에 의해서 ON/OFF되는 스위칭회로(20)의 일실시예를 나타낸 구성도이다.
제10도에서 스위치기능을 하는 FET(120)가 입력측의 전원선(116)과 출력측의 전원선(118)과의 사이에 설비되어 있다.
FET(120)의 게이트(G)가 저항들(126,128)의 분압회로의 노드에 연결되어 있다.
또 트랜지스터(122)가 저항들(126,128)에 직렬로 연결되어 있다. 트랜지스터(122)가 OFF되면 전원전압(Vc)이 FET(120)의 게이트(G)에 인가된다. 소오스와 게이트간의 전압(VSG)이 0 또는 적은 값이므로 FET(120)은 OFF된다. 이에 대해서 트랜지스터(122)가 ON되면 게이트(G)의 전압이 저항들(126,128)의 분압전압으로 강하되고 소오스와 게이트간의 전압(VSG)이 증대되어 FEL(120)가 ON된다.
래치회로로서의 JK-FF(124)가 트랜지스터(122)의 입력측에 설비되어 있다.
JK-FF(124)의 J단자 및 K단자는 전원전압(Vc)로 인상되어 논리레벨 1로 고정된다. 따라서 출력(Q)가 펄스가 클록단자(C)에 공급될 때마다 반전된다.
MPU(92)로부터의 파워세이브 제어용 제어신호(E1)가 클록과 동기되어 공급되고 파워세이브를 위하여 전원공급이 차단될때에 제어신호(E1)는 0으로 설정(E1=0)되고, JK-FF(124)는 리세트되어, 트랜지스터(122)는 OFF되고, FET(120)도 OFF되어, 전원선(118)로의 전원공급을 차단한다.
이에 대해서 파워세이브모드가 캔슬되면 제어신호(E1)는 1로(E1=1) 설정되고 JK=FF(124)가 설정되어 트랜지스터(122)가 ON되고 FET(120)도 ON되어 전원선(118)으로 전원을 공급한다.
MPU(92)에 있어서의 파워세이브 제어의 일실시예를 제11도의 플로우차트를 참조하여 설명하겠다.
제11도에서 오토파워세이브 플래그는 먼저 스템 S1에서 클리어된다. 지령수령의 유무를 스텝 S2에서 체크한다. 지령수령이 없으면 스텝 S3으로 진행되어 파워세이브모드로 설정되었는지의 여부를 알기 위한 체크를 한다. 설정되지 않았든 경우에는 스텝 S4로 진행하여 오토파워세이브 블래그가 설정되었는지의 여부를 알기 위한 체크를 한다.
오토파워세이브 플래그가 후술하는 스텝 S11에 이어서는 스텝 S13에서 설정된다.
스텝 S4에서 오토파워세이브 플래그가 설정된 것으로 판정되면 스텝 S15로 진행되어 오토파워세이브의 대기상태에서 일정시간의 경과를 판별하기 위하여 사용되는 타이머(소프트웨어 타이머)의 시간을 갱신한다.
스텝 S6에서 갱신된 시간의 값이 현재의 값에 도달했는지의 여부를 알기 위한 체크를 한다. 지령수령이 없는 한 스텝 S2~스텝 S6의 처리가 시간값이 설정값에 도달되도록까지 반복된다.
스텝 S6에서 타이머의 값일 설정값에 도달된 것으로 판정되었을때에 스텝 7로 하여 파워세이브 시간이 크리어된다. 그후에 스텝 S8에서 배터리모드신호(Eo)가 독취하고 이어서 스텝 S9에서 전원모드가 내부전원 모드인지의 여부를 알기 위한 체크를 한다. 내부전원모드에서는 배터리모드신호(Eo)가 1(Eo=1)로 설정된다. 외부전원인 경우에는 Eo=0이다.
Eo=1인 내부전원으로 판별되면 스텝 S10으로 이어져 파워세이브 처리가 실행된다.
상술한 바와같이 본 발명의 파워세이브 제어에 있어서 파워세이브 제어지령 예를들면 오토파워세이브 지령이 컴퓨터 본체로부터 수신되어도 파워세이브 처리는 전원으로서 배터리가 사용되는 내부전원모드로는 실행하지 않는다. 상용 AC 전원이 사용되는 외부전원모드의 경우에 파워세이브 처리는 자기디스크 장치쪽에서 실행되지 않는다.
제9도는 나타낸 지령 0~지령 4에 따른 파워세이브 제어를 이하에 설명하겠다.
스텝 S2에서 지령수령이 검출되었다 하면 스텝 S11로 진행한다.
MPU(92)가 수신된 지령의 종류를 판별하여 지령이 파워세이브 지령인지의 여부를 알기 위한 체크를 한다. 판정결과 파워세이브 지령인 경우에 스텝 S12로 진행하여 파워세이브 지령에 의한 오토파워세이브의 지정 유무를 체크한다.
제9도중의 지령 2 및 지령 3에 대하여 섹터 카운터 레지스터(SC)의 값이 0 이외의 값일 경우에 오토파워세이브가 지정된다.
이 경우에 스텝 S13으로 진행하여 오토파워세이브 플래그가 설정된다.
한편 제9도중의 지령 2 및 지령 3에서 섹터 카운터 레지스터(SC)의 값이 0일 경우와 지령 0, 지령 1 및 지령 4인 경우에 오토파워세이브는 지정되지 않아 스텝 S16으로 진행되어 파워세이브가 캔슬되었는지의 여부가 체크된다. 오토파워세이브는 지령 1, 지령 2 및 지령 3인 경우(그러나 섹터 카운터 레지스터(SC)가 0인 경우)에 클리어된다.
후속 스텝 S17에서 오토파워세이브 플래그가 클리어된다. 지령 0 및 지령 4에 대해서는 스텝 S14으로 직접 진행된다.
스텝 S14에서 지령이 파워세이브모드로 직접 설정하는 것인지의 여부를 알기 위하여 체크된다. 파워세이브모드로 설정하는 지령은 지령 0 또는 지령 2이다.
이 경우에 스텝 S15로 진행하여 파워세이브모드가 설정되었는지의 여부를 알기 위한 체크를 한다. 설정되지 않았으면 스텝 S7로 진행되어 파워세이브 타이머가 클리어되다. 그후에 스텝 8에서 배터리모드가 독취된다. 오토파워세이브 플래그가 설정되었든 경우와 마찬가지로 스텝 S9에서 내부전원모드의 경우에만 스텝 S10으로 진행하여 파워세이브 처리가 실행된다.
한편 지령이 스텝 S14에서 파워세이브모드로 설정되는 지령이외인 경우에 즉 지령 1, 지령 3 또는 지령 4인 경우에 스텝 S18로 진행하여 파워세이브모드로부터 복귀하는 지령인지의 여부를 알기 위한 체크를 한다. 복귀지령은 지령 1이거나 지령 3이므로 이 경우에 스텝 S19로 진행하여 후술하는 파워세이브모드로부터의 복귀처리가 실행된다. 스텝 S20에서 파워세이브 타이머가 클리어되고 그후에 스텝 S2로 복귀된다. 지령이 스텝 S18에서 파워세이브모드로부터의 복귀지령 이외의 지령이면 스텝 S19에서 복귀처리가 실행되지 않는다.
컴퓨터 본체로부터 통상의 억세스지령이 발생될때의 처리를 설명한다.
스텝 S2에서 지령수령이 검출되면 스텝 S11에서 그 지령이 파워세이브 지령인지의 여부를 체크한다. 이 경우에 그 지령이 파워세이브 지령이 아니므로 스텝 S21로 진행한다.
스텝 S21에서 파워세이브모드가 세트되었는지의 여부를 체크한다.
예일 경우에 관련지령의 실행시에 파워세이브모드로부터 복귀시킬 필요가 있는지의 여부를 알기 위한 체크를 한다.
예를들어 억세스지령이 독출지령 또 기입지령일 경우에 파워세이브모드로부터 복귀시킬 필요가 있어 스텝 S23으로 진행하여 파워세이브모드로부터 복귀처리를 한다. 이어지는 스텝 S24에서 그 지령이 실행된다. 그후에 스탭 S50에서 파워세이브 타이머가 클리어되고 스텝 S2로 다시 복귀된다.
스텝 S50에서는 파워세이브 지령이외의 지령의 실행이 완료된 후에 파워세이브 타이머를 클리어함으로써 스텝 S2쪽으로 복귀될때에 상위장치로부터 일정시간 지령이 발생되지 않은 것을 감시함으로써 파워세이브모드로 설정하는 처리가 새롭게 개시된다.
제11도의 스텝 S10에서의 파워세이브 프로세스, 스텝 S19에서의 파워세이브로부터의 복귀처리 및 스텝 S23에서의 파워세이브모드로부터의 복귀처리 이후의 설명으로 명백한 바와같이 서브루틴 A,B에 의해서 실행된다.
제12도는 제11도의 스텝 S10에서 파워세이브 처리의 서브루틴 A를 나타내는 플로우차트이다. 파워세이브 프로세스에 있어서는 스텝 S100에서 스핀들모터(18)로의 정지지령을 먼저 설정한 후에 스텝 S101에서 파워세이브 지령이 스위칭회로(20)에 대해서 발생된다. 스위칭회로(20)에 대한 파워세이브 지령은 제9도에 나타낸 스위치회로(20)의 JK-FF(124)에 대한 제어신호(E1)을 E1=O로 한다.
제13도는 제11도의 스텝 S10에서의 파워세이브 처리를 실행하는 서브루틴 A의 다른 실시예를 나타낸 플로우차트이다.
제13도의 서브루틴 A에서 헤드 현재위치 레지스터는 먼저 스텝 S100에서 독취하여 스텝 S101에서 RAM(98)로 격납한다.
그런 후에 실린더 0으로의 이동지령이 스텝 S102에서 발생된다. 이어서 스텝 S103에서 실린더 0으로의 시이크동작이 완료되었는지의 여부를 알기 위한 체크를 한다. 그런 후에 스텝 S104에서 스핀들모터(18)의 정지지령이 설정된다. 또 서보제어 레지스터파일(100)이 스텝 S105에서 클리어된다. 마지막으로 스텝 S106에서 파워세이브 지령이 스위칭회로(20)로 공급된다.
제13도의 예에서는 실린더 0으로 헤드를 이동하는 이동지령이 발생되게 하였지만 헤드를 헤드랜딩존을 이동시킬 수 있다. 그와같은 경우에 단지 헤드랜딩존에 대한 이동지령을 설정함으로써 헤드를 헤드랜딩존으로 이동시킬 수 있다.
제14도는 제11도의 스텝 S19 및 스텝 S23에서 파워세이브모드로부터의 복귀처리인 서브루틴 B의 일실시예를 나타낸 플로우차트이고, 제12도중의 서브루틴 A에 의한 파워세이브 처리로서 파워세이브가 실행된 경우의 복귀처리에 관한 것이다.
제14도의 서브루틴 B에 의한 복귀처리에 있어서 스텝 S200에서 전원 ON 지령이 스위칭회로(20)으로 공급된다. 스텝 S201에서 서보제어 레지스터파일(100)이 독취된다.
이어지는 스텝 S202에서 파워세이브모드가 설정되었는지의 여부를 알기 위한 체크를 한다. 예일 경우에 스텝 S203으로 진행하여 서보제어 레지스터파일(100)이 개시된다.
그런후에 스텝 S204에서 스핀들모터(18)의 개시지령이 설정되어 스핀들모터(18)를 기동시킨다. 스텝 S205에서 모터의 회전 속도가 규정속도에 도달했는지의 여부를 알기 위한 체크를 한다.(경과시간을 감시하거나 스핀들모터(18)의 회전속도를 검출하여), 스핀들모터(18)의 회전속도가 규정속도에 도달하면 스텝 S206으로 진행하여 헤드를 트랙 0으로 으로 위치맞춤하는 이니셜시이크 동작이 완료되었는지의 여부를 알기 위한 체크를 한다. 예일 경우에 스텝 S208에서 레디모드가 설정되어 동작이 실행될 수 있게 한다.
제15도는 제11도의 스텝 S19 및 스텝 S23에서 파워세이브모드로부터의 복귀처리인 서브루틴 B의 제2실시예를 나타내고 제13도에 나타낸 서브루틴 A의 제2실시예에 의한 파워세이브 처리에 상당한다.
제15도의 서브루틴 B에 의한 복귀처리에 있어서 전원 ON 지령이 스텝 S200에서 먼저 스위칭회로(20)로 공급되어 전원공급을 개시한다. 스텝 S203에서 서보제어 레지스터파일(100)이 개시된다. 다음 스텝 S204에서 스핀들모터(18)의 기동지령이 설정되어 모터를 기동시킨다.
스텝 S205에서 모터의 회전속도가 규정속도에 도달된 것으로 판별되면 스텝 S206에서 헤드를 트랙 0에 위치 맞춤하는 이니셜시이크 동작이 실행된다. 이니셜시이크 동작의 완료가 스텝 S207에서 판별되면 스텝 S208에서 레디상태가 설정된다.
제15도의 서브루틴 B의 제2실시예에 있어서는 스텝 S201에서의 서보제어 레지스터파일(100)의 독취처리와 제14도에 나타낸 서브루틴 B중의 스텝 S202에서의 파워세이브모드의 체크처리가 생략되어 있다.
이것은 서보제어 레지스터파일(100)이 제13도중의 파워세이브 처리중 스텝 S105에서 서보제어 레지스터파일(100)이 이미 클리어되었기 때문이다.
제13도의 서브루틴 A중의 스텝 S100 및 스텝 S101에 있어서는 헤드 현재위치 레지스터가 이미 독취되어 RAM에 격납되어 있으므로 제15도의 서브루틴 B에 의한 복귀처리에 있어서 레디모드가 스텝 S208에서 설정된 후에 RAM으로부터 헤드 현재위치 레지스터의 값을 독출할 수 있고 헤드를 그 위치에 시이크할 수 있다.
제16도 및 제17도는 제11도에 나타낸 본 발명의 파워세이브 제어의 개변예를 나타낸 플로우차트이다. 스탭 S1~스텝 S24의 처리들은 기본적으로는 제11도의 실시예의 처리들과 같고 상기 처리에 스텝 S25~스텝 S30이 새롭게 추가된 것이다.
제18a도 및 제18b도는 제10도의 처리와 제16도 및 제17도의 처리간의 상이점을 나타낸 설명도이다.
제18a도는 제11도의 오토파워세이브 플래그의 설정상태에 있어서의 배터리모드신호의 체크타이밍을 나타내고 있다.
파워세이브 타이머의 설정시간(T)이 경과될때마다 화살표로 나타낸 것과 같이 배터리모드신호가 체크된다. 파워세이브 타이머의 설정시간(T)이 15초~21분 정도로 비교적 긴 시간으로 설정된다. 따라서 예를들어 오토세이브 플래그의 설정상태에서 전원의 사용상태가 외부전원모드로부터 내부전원모드로 바뀌어어도 배터리모드신호는 파워세이브 타이머가 설정시간(T)에 도달될때까지 체크되지 않는다. 따라서 제어모드가 내부전원모드에 있어서의 파워세이브므드로 설정될 때까지의 시간지연이 생긴다.
이에 대해서 제18b도의 처리에 있어서는 파워세이브 플래그가 설정된 후의 1회째의 설정시간(T)은 제11도의 경우와 같으나 2회째 이후의 설정시간에 대해서는 설정시간(T) 보다도 짧은 시간간격으로 배터리모드 신호를 체크할 수 있고 전원모드가 설정시간(T)중에 내부전원모드로 절환될 경우에 제어모드는 즉시 파워세이브모드로 이행된다.
제18b도의 처리를 제16도 및 제17도를 참조하여 이하에 설명하겠다. 예를들어 지령 2가 컴퓨터 본체에서 발생되고 섹터 카운터 레지스터(SC)가 0 이외의 값이라면 스텝 S12에서 오토파워세이브의 지정이 판별되고 스텝 S13에서 오토파워세이브 플래그가 설정된다. 이어서 스텝 S14에서 파워세이브모드로 설정되는 지령 2가 판별되고 스텝 S15에서 파워세이브모드가 설정되지 않으면 제16도의 스텝 S27로 진행하여 배터리모드신호가 독취된다. 스텝 S28에서 전원모드가 내부전원모드가 아닌 경우에 제16도의 스텝 S2로 다시 처리루틴이 복귀된다.
이어서 스텝 S3을 거쳐서 스텝 S4에서 오토파워세이브 플래그가 설정되었는지의 여부를 알기 위한 체크가 행해지고 스텝 S5에서 타이머가 갱신된다. 그후에 스텝 S6에서 타이머가 설정치에 도달했는지의 여부를 알기 위한 체크가 행해진다.
아닐 경우에 제17도의 스텝 S26으로 진행하여 파워세이브모드가 설정되었는지의 여부를 알기 위한 체크가 행해진다. 이 경우에 가파워세이브모드가 설정되지 않으므로 처리루틴은 다시 스텝 S2로 복귀되어 상기와 같은 처리가 반복된다.
이어서 스텝 S6에서 타이머가 설정치에 도달된 것으로 판별되면 스텝 S7에서 파워세이브 타이머가 클리어된 후에 스텝 S8에서 배터리모드신호를 독취한다. 배터리모드가 아니면 스텝 S9에서 스텝 S25로 진행되어 가파워세이브 플래그가 설정되고 다음의 파워세이브 타이머에 의해서 갱신기간이 개시된다.
2회째 타이머시간에 있어서는 스텝 S6에서 타이머가 설정치에 도달할때까지 제17도의 스텝 S26으로 진행하여 가파워세이브모드가 설정되었는지의 여부를 알기 위한 체크가 행해진다. 스텝 S27에서 배터리모드신호를 독취한다.
스텝 S28에서 전원모드가 내부전원모드를 나타내는지의 여부를 알기 위한 체크가 행해진다. 스텝 S26~스텝 S28에서 상기 처리가 파워세이브 타이머의 설정시간(T) 보다도 짧은 시간간격 동안 반복된다.
따라서 2회째 이후에 대해서는 파워세이브 타이머가 설정시간에 도달될 때까지의 시간간격 동안에 전원모드가 외부전원모드로부터 내부전원모드로 절환되면 스텝 S2에서 배터리모드신호를 독취결과로 스텝 S28에서 내부전원모드인지의 여부를 알기 위한 체크가 행해진다. 스텝 S29에서 파워세이브 시간이 클리어된 후에 제15도의 스텝 S30에서 가파워세이브 플래그가 리세트되고 스텝 S10으로 진행되어 파워세이브모드처리가 즉시 개시된다.
제19도는 제8도의 자기디스크장치에 사용되는 스위칭회로(20)의 제2실시예를 나타낸 일실시예 구성도이다.
제19도에서 FET(120)과 저항들(126,128), 트랜지스터(122) 및 JK-FF 124를 구비한 분압회로의 구성은 실질적으로 제10도의 제1실시예의 구성과 같으나 그들 구성요소에 더하여 제2실시예에서는 배터리모드신호(Eo)에 의해서 제어되는 게이트회로로서 NAND 회로(22)가 JK-FF 124와 트랜지스터(122)간에 설비되어 있다. JK-FF 124의 출력이 NAND 회로(22)를 거쳐서 트랜지스터(122)의 베이스로 공급된다.
내부전원모드에서 배터리모드신호(Eo)가 1로(Eo=1) 설정되어 NAND 회로(22)를 허가상태로 설정한다. 배터리모드 파워세이브모드를 신호(Eo)의 허가상태로 설정하기 위하여 전원공급을 차단할 때에는 MPU(92)로부터의 제어신호(E1)는 1로(E1=1) 설정된다. 따라서 낸드회로(22)의 두입력이 1,1로 같아지므로 출력으로서 0 신호가 발생되고 트랜지스터(122)가 OFF되므로 FET(120)도 OFF되어 전원선(118)으로의 전원공급도 차단된다.
한편 파워세이브모드로부터 파워모드로 복귀될 때에는 MPU(92)는 제어신호(E1)를 0으로(E1=0) 설정한다. 이 경우에는, NAND 회로(22)의 두 입력이 1,0으로 설정되어 1의 출력신호가 발생된다. 따라서 트랜지스터(122)는 ON되고 FET(120)도 ON되어 전원선(118)로의 전원공급을 다시 개시한다.
제19도의 제2실시예에 나타낸 것과 같이 배터리모드신호(Eo)에 의해서 NAND 회로(22)는 스위칭회로(20)용으로 설비되고 제어신호(E1)가 하드웨어적으로 YOU(9
2)로부터의 파워세이브 지령에 따라서 유효 또는 무효로 되어 MPU(92)쪽의 배터리모드신호의 체크 처리를 할 필요가 없다.
제20도는 제19도의 스위칭회로(20)를 사용하는 경우에 MPU(92)에 의한 파워세이브 제어를 나타낸 플로우차트이다.
제11도의 스텝 S8에서 배터리모드신호의 독취처리와 스텝 S9의 판별처리를 생략했고 다른 처리들은 제11도의 처리들과 같다.
제12도의 파워세이브 처리를 실행하기 위한 서브루틴 A에 대해서는 제21도에 나타낸 것과 같이 스위칭회로(20)로 단지 파워세이브 지령을 행하는 것만으로 충분하다.
제12도에 나타낸 스텝 S100 에서 스핀들모터의 정지지령의 설정처리는 필요치 않다.
컴퓨터 본체(10)으로부터 파워세이브 지정지령에 따라서 자기디스크장치에 의해서 실행되는 파워세이브제어는 상기 실시예에 한정되는 것이 아니고 필요에 따라 적의의 파워세이브 제어를 실행할 수 있다.
상기 실시예를 일예로 자기디스크장치가 외부기억장치로서 사용되는 경우에 대해서 설명하였으나 광디스크장치로서 또는 광자기디스크장치도 사용할 수 있다.
또 단지 전원종별검출부(14)의 일예를 실시예에 나타냈으나 필요에 따라서 적의의 전원종별 검출회로를 사용할 수도 있다.
이상 설명한 바와같이 본 발명에 의하면 이 장치로서 사용되는 전원의 종류가 검출되어 외부기억장치쪽에서 인식할 수 있고 파워세이브 지정지령이 컴퓨터 본체로부터 수신될 경우에도 파워세이브모드는 내부전원 모드시에만 설정되어 배터리의 전력소모를 억제한다. 이에 대해서 외부전원모드에서 파워세이브 지정지령이 수신될 때에도 파워세이브모드는 설정되지 않고 파워세이브모드로 설정함으로써 스핀들모터의 정지개시하여 콘택트 스타트/스톱(CSS) 및 스핀들모터의 기동정지 회수의 증가를 방지하여 디스크 매체와 스핀들모터의 수명들을 유지할 수 있다.
또, 파워세이브 지정지령을 발생하는 컴퓨터의 OS의 변경없이 내부전원모드의 경우에만 파워세이브모드를 설정하는 제어를 실행할 수 있다.
또 외부전원모드에 있어서는 파워세이브 지정지령이 수신되어도 파워세이브모드는 설정되지 않는다. 따라서 파워세이브모드에서 억세스를 받았을때의 실행종료까지의 시간이 길어지기 때문에 자치의 스루프트의 저하를 방지할 수 있다.

Claims (27)

  1. 외부전원과 내부전원의 사용이 가능한 컴퓨터 장치에 있어서, 외부전원 또는 배터리에 의한 내부전원에 의해서 동작되는 컴퓨터 본체(10)와, 상기 컴퓨터 본체(10)내에 내장되며, 컴퓨터 본체로부터 전원을 공급받아서 동작되는 기억장치(12)와, 상기 컴퓨터 본체(10)내에 설비되고 외부전원의 사용이 검출된때에 외부전원모드를 나타내는 전원모드신호를 발생하고 배터리전원의 사용이 검출된때에 내부전원모드를 나타내는 전원모드신호를 발생하는 전원종별검출부(14)와, 상기 기억장치(12)내에 설비되고 상기 컴퓨터 본체(10)로부터 파워세이브 지령을 수신하여 파워세이브 처리를 실행하여 사전에 정해진 회로부로의 전원공급을 차단하고 상기 전원종별검출부(14)의 전원모드신호가 외부전원모드로 판정된때에 파워세이브 처리를 금지하고, 내부전원모드로 판정된때에 파워세이브 처리를 실행하는 파워세이브 제어부(16)를 갖는 컴퓨터 장치.
  2. 제1항에 있어서, 상기 전원종별검출부(14)는 전원어답터(74)가 상기 컴퓨터 본체(10)에 연결된 상태에서 외부전원모드를 나타내는 전원모드신호를 발생하고 상기 전원어답터(74)가 연결되지 않은 상태에서 내부전원모드를 나타내는 전원모드신호를 발생하는 파워세이브 제어부를 갖는 컴퓨터 장치.
  3. 제1항에 있어서, 상기 파워세이브 제어부(16)는 컴퓨터 본체(10)로부터 제1파워세이브 지령을 수신할때에 전원공급을 즉시 차단하는 제1파워세이브모드를 갖고 컴퓨터 본체(10)로부터 제2파워세이브 지령을 수신할때에 일정시간 동안 제어지령을 받아들이지 않는 조건하에 전원공급을 차단하는 제2파워세이브모드를 갖는 파워세이브 제어부를 갖는 컴퓨터 장치.
  4. 외부전원과 내부전원이 사용가능한 컴퓨터 장치에 있어서, 외부전원과 배터리에 의한 내부전원에 의해서 동작되는 컴퓨터 본체(10)와, 상기 컴퓨터 본체내에 내장되며, 컴퓨터 본체로부터 전원공급을 받아서 동작되는 기억장치(12)와, 상기 컴퓨터 본체(10)내에 설비되어 외부전원의 사용이 검출된때에 외부전원모드를 나타내는 전원모드신호를 발생하고 배터리전원의 사용이 검출된때에 내부전원을 나타내는 전원모드신호를 발생하는 전원종별검출부(14)를 구비하며, 상기 기억장치(12)는 디스크장치이며, 상기 디스크장치(12)에는 상기 컴퓨터 본체(10)로부터 파워세이브 지령을 수신하여 파워세이브 처리를 실행하여 사전에 정해진 회로부로의 전원공급을 차단하고 상기 전원종별검출부(14)의 전원모드신호가 외부전원모드로 판별되면 파워세이브 처리의 실행을 금지하고 내부전원모드로 판별되면 파워세이브 처리를 실행하는 기능을 갖는 파워세이브 제어부(16)가 설비되어 있으며, 그에 의해 상기 파워세이브 제어부(16)는 파워세이브 처리에 있어서 적어도 디스크 매체를 회전시키는 스핀들모터를 정지시키는 파워세이브 제어부를 갖는 컴퓨터 장치.
  5. 제4항에 있어서, 상기 디스크장치는 컴퓨터 본체(10)에 내장되어 있는 파워세이브 제어부를 갖는 컴퓨터 장치.
  6. 제4항에 있어서, 상기 전원종별검출부(14)는 컴퓨터 본체(10)에 전원어답터(74)가 연결된 상태에서 외부전원모드를 나타내는 전원모드신호를 발생하고 상기 어답터(74)가 연결되지 않은 상태에서 내부전원모드를 나타내는 전원모드신호를 발생하는 파워세이브 제어부를 갖는 컴퓨터 장치.
  7. 제4항에 있어서, 상기 파워세이브 제어부(16)는 컴퓨터 본체(10)로부터 제1파워세이브 지령을 수신할때에 전원공급을 즉시 차단하는 제1파워세이브모드와 컴퓨터 본체(10)로부터 제2파워세이브 지령을 수신할때에 일정시간 동안 제어지령을 받아들이지 않는 조건하에 전원공급을 차단하는 제2파워세이브모드를 갖는 파워세이브 제어부를 갖는 컴퓨터 장치.
  8. 상위의 장치로부터의 제어지령에 더하여 외부전원의 사용 또는 배터리를 사용한 내부전원의 사용을 나타내는 전원모드신호를 수신하는 인터페이스(68)와, 상기 인터페이스를 거쳐서 상위의 장치로부터 파워세이브 지령을 수신하여 파워세이브 처리를 실행하여 사전에 정해진 회로부로의 전원공급을 차단하고 상기 인터페이스(68)의 전원모드신호가 외부전원모드로 판정되면 상기 파워세이브 처리를 금지하고, 내부전원모드로 판별되면 파워세이브 처리를 실행하는 기능을 갖는 파워세이브 제어부(16)를 갖는 파워세이브 제어부를 갖는 외부기억장치.
  9. 제8항에 있어서, 상기 인터페이스(68)는 상위의 장치에 연결된 복수의 신호선중 적어도 하나의 예비신호선을 구비한 파워세이브 제어부를 갖는 외부기억장치.
  10. 제8항에 있어서, 상기 인터페이스(68)는 전원어답터(74)가 상위의 장치에 연결상태에서 외부전원모드를 나타내는 전원모드신호를 수신하고 전원어답터(74)가 연결되지 않은 상태에서 내부전원모드를 나타내는 전원모드신호를 수신하는 파워세이브 제어부를 갖는 외부기억장치.
  11. 제8항에 있어서, 상기 파워세이브 제어부(16)는 상위의 장치로부터의 전원공급을 ON/OFF시키는 스위칭회로(20)를 가지며, 전원이 차단될때에 상기 인터페이스(68)로부터의 전원모드가 체크되어 내부전원모드가 검출되면 스위칭회로(20)는 OFF되어 전원이 차단되고 외부전원모드가 검출되면 상기 스위칭회로(20)의 동작이 유지되어 전원공급이 계속되는 파워세이브 제어부를 갖는 외부기억장치.
  12. 제8항에 있어서, 상기 파워세이브 제어부(16)는 상위의 장치로부터 제1파워세이브 지령을 수신할때에 전원공급을 즉시 차단하는 제1파워세이브모드와 상위의 장치로부터 제2파워세이브 지령을 수신할때에 제어지령을 일정시간 동안 받아들이지 않는 조건하에서 전원공급을 차단하는 제2파워세이브모드를 갖는 파워세이브 제어부를 갖는 외부기억장치.
  13. 제12항에 있어서, 상기 파워세이브 제어부(16)는 제2파워세이브 지령을 수신할 때에 오토파워세이브 플래그를 설정하고, 상기 플래그 설정상태에서 전원차단상태하에 상위의 장치로부터 제어지령을 받아들이지 않는 동안에 상기 일정시간의 경과시마다 상기 인터페이스(68)로부터의 전원모드신호를 체크하는 파워세이브 제어부를 갖는 외부기억장치.
  14. 제12항에 있어서, 상기 파워세이브 제어부(16)는 제2파워세이브 지령을 수신할때에 오토파워플래그가 설정되고, 상기 플래그 설정상태에서 전원공급차단상태하에 상위의 장치로부터 제어지령을 받아들이지 않는 동안에 상기 일정시간 경과후에 상기 인터페이스(68)로부터의 전원모드신호를 체크하고 외부전원모드가 검출되면 가파워세이브모드 플래그가 설정되고 전원모드신호의 체크가 상기 다음 일정시간이 경과될 때까지 짧은 시간 간격으로 반복되게 구성되어 있는 파워세이브 제어부를 갖는 외부기억장치.
  15. 제12항에 있어서, 상기 파워세이브 제어부(16)는 상위의 장치로부터의 전원공급을 ON/OFF시키는 스위칭회로(20)를 가지며, 상기 인터페이스(68)로부터 전원모드신호가 공급되는 게이트회로(22)를 거쳐서 상기 스위칭회로(20)로 전원공급의 차단신호가 공급되고 전원모드신호가 내부전원모드를 나타내면 상기 게이트회로(22)가 허가상태로 설정되고 전원모드신호가 외부전원모드를 나타내면 상기 게이트회로(22)가 금지상태로 설정되어 전원모드제어부(16)에 의한 인터페이스(68)로부터의 전원모드신호의 체크처리가 불필요하게 구성된 파워세이브 제어부를 갖는 외부기억장치.
  16. 제12항에 있어서, 상기 파워세이브 제어부(16)는 상위의 장치로부터의 전원공급을 ON/OFF시키는 스위칭회로(20)를 갖고, 제1파워세이브모드에서 전원공급의 차단상태에서 상위의 장치로부터 파워세이브 캔슬지령을 수신할때에 파워세이브 제어부가 스위칭회로(20)를 동작시켜 전원공급을 개시하는 파워세이브 제어부를 갖는 외부기억장치.
  17. 제12항에 있어서, 상기 파워세이브 제어부(16)는 상위의 장치로부터의 전원공급을 ON/OFF시키는 스위칭회로(20)를 가지며, 제2파워세이브모드에서 전원공급의 차단상태에서 상위의 장치로부터 파워세이브 캔슬지령을 수신할때에 스위칭회로(20)를 동작시켜 전원공급을 개시하고 제2파워세이브 리세트 지령과 함께 발생된 레지스터치(SC)에 따라서 제2파워세이브모드로의 재이행을 허가 또는 금지하는 파워세이브 제어부를 갖는 외부기억장치.
  18. 상위의 장치로부터의 제어지령에 더하여 외부전원의 사용 또는 배터리에 의한 내부전원 사용을 나타내는 전원모드신호를 수신하는 인터페이스(68)와, 장치 본체(70)내에 설비되어 상기 인터페이스(68)를 거쳐서 상위의 장치로부터 파워세이브 지령을 수신하여 사전에 정해진 회로부로의 전원공급을 차단하는 파워세이브 처리를 실행하고 상기 인터페이스(68)의 전원모드신호가 외부전원모드로 판별되면 상기 파워세이브 처리의 실행을 금지하고, 내부전원모드로 판별되면 파워세이브 처리를 실행하는 기능을 갖는 파워세이브 제어부(16)를 구비하며, 상기 파워세이브 제어부(16)는 파워세이브 처리에 있어서 적어도 디스크 매체를 회전시키는 스핀들모터(18)를 정지시키는 파워세이브 제어부를 갖는 외부기억장치.
  19. 제18항에 있어서, 상기 인터페이스(68)는 상위의 장치에 연결된 복수의 신호선중의 적어도 하나의 예비신호선을 갖는 파워세이브 제어부를 갖는 외부기억장치.
  20. 제18항에 있어서, 상기 인터페이스(68)는 전원어답터(74)가 상위의 장치에 연결된 상태에서 외부전원모드를 나타내는 전원모드신호를 수신하고 전원어답터(74)가 연결되지 않는 상태에서 내부전원모드를 나타내는 전원모드신호를 수신하는 파워세이브 제어부를 갖는 외부기억장치.
  21. 제18항에 있어서, 상기 파워세이브 제어부(16)는 상위의 장치로부터의 전원공급을 ON/OFF시키는 스위칭회로를 가지며, 상기 인터페이스(68)로부터의 전원모드신호가 전원이 차단되었을때에 체크되고 내부전원모드가 검출되면 스위칭회로(20)가 OFF되어 전원공급을 차단하고 외부전원모드가 검출되면 스위칭회로의 동작이 유지되어 전원공급이 계속되게 구성된 파워세이브 제어부를 갖는 외부기억장치.
  22. 제18항에 있어서, 상기 파워세이브 제어부916)는 상위의 장치로부터 제1파워세이브 지령을 수신할때에 즉시 전원공급을 차단하는 제1파워세이브모드와 상위의 장치로부터 제2파워세이브 지령을 수신할때에 제어지령을 일정시간 동안 받아들이지 않는 조건하에 전원공급을 차단하는 제2파워세이브모드를 갖는 파워세이브 제어부를 갖는 외부기억장치.
  23. 제22항에 있어서, 상기 파워세이브 제어부(16)는 제2파워세이브 지령을 수신할때에 오토파워세이브 플래그를 설정하고, 상기 플래그설정 상태에서 전원공급차단조건하에 상위의 장치로부터 제어지령을 받아들이지 않는 동안에 일정시간에 경과시마다 상기 인터페이스(68)로부터의 전원모드신호를 체크하는 파워세이브 제어부를 갖는 외부기억장치.
  24. 제22항에 있어서, 상기 파워세이브 제어부(16)는 제2파워세이브 지령이 수신될때에 오토파워세이브 플래그가 설정되고, 인터페이스(68)로부터의 전원모드신호가 상기 플래그 설정상태에서 전원공급차단조건하에 상위의 장치로부터 제어지령을 받아들이지 않는 동안에 상기 일정시간 경과후에 체크되고 외부전원모드가 검출되면 가파워세이브모드 플래그가 설정되고 전원모드의 체크동닥이 다음 일정시간이 경과될 때까지의 시간동안 짧은 시간간격으로 반복되게 구성된 파워세이브 제어부를 갖는 외부기억장치.
  25. 제22항에 있어서, 상기 파워세이브 제어부(16)는 상위의 장치로부터의 전원공급을 ON/OFF시키는 스위칭회로를 가지며, 상기 인터페이스(68)로부터 전원모드신호가 공급되는 게이트회로(22)를 거쳐서 전원공급의 차단신호가 상기 스위칭회로로 공급되로 전원모드신호가 내부전원모드를 나타내면 상기 게이트회로(22)가 허가상태로 설정되고 전원모드신호가 외부전원모드를 나타내면 게이트회로(22)는 금지상태로 설정되고, 전원모드제어부(16)에 의해서 인터페이스(68)로부터의 전원모드신호의 체크처리가 불필요하게 구성된 파워세이브 제어부를 갖는 외부기억장치.
  26. 제22항에 있어서, 상기 파워세이브 제어부(16)는 상위의 장치로부터의 전원공급을 ON/OFF시키는 스위칭회로(20)를 가지며, 제1파워세이브모드에서 전원공급의 차단상태에서 상위의 장치로부터 파워세이브 캔슬지령을 수신할때에 상기 파워세이브 제어부가 스위칭회로(20)를 동작시켜 전원공급을 개시하는 파워세이브 제어부를 갖는 외부기억장치.
  27. 제22항에 있어서, 상기 파워세이브 제어부(16)는 상위의 장치로부터의 전원공급을 ON/OFF시키는 스위칭회로(20)를 가지며, 제2파워세이브모드에서 전원공급의 차단상태에서 상위의 장치로부터 파워세이브 캔슬지령을 수신할때에 상기 파워세이브 제어부가 스위칭회로(20)를 동작시켜 전원공급을 개시하여 제2파워세이브 지령과 함께 발생된 레지스터치(SC)에 따라서 제2파워세이브모드로의 제어행을 허가하거나 금지하는 파워세이브 제어부를 갖는 외부기억장치.
KR1019920012225A 1991-07-09 1992-07-09 파워세이브 제어부를 갖는 외부기억장치 및 그를 내장한 컴퓨터장치 KR970000275B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03168336A JP3096489B2 (ja) 1991-07-09 1991-07-09 ディスク装置
JP91-168336 1991-07-09

Publications (2)

Publication Number Publication Date
KR930002951A KR930002951A (ko) 1993-02-23
KR970000275B1 true KR970000275B1 (ko) 1997-01-08

Family

ID=15866168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920012225A KR970000275B1 (ko) 1991-07-09 1992-07-09 파워세이브 제어부를 갖는 외부기억장치 및 그를 내장한 컴퓨터장치

Country Status (5)

Country Link
US (1) US5652891A (ko)
EP (1) EP0522483B1 (ko)
JP (1) JP3096489B2 (ko)
KR (1) KR970000275B1 (ko)
DE (1) DE69228408T2 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182546A (en) * 1988-02-12 1993-01-26 Canon Kabushiki Kaisha Electronic apparatus which can discriminate between different power sources which it uses
JP2776105B2 (ja) * 1992-01-07 1998-07-16 三菱電機株式会社 電子機器及び電子機器への電力供給方法
JPH0750684A (ja) * 1993-08-05 1995-02-21 Fujitsu Ltd 通信制御方式
JP2986048B2 (ja) * 1994-04-26 1999-12-06 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータ・システムに装着可能な拡張デバイス、拡張デバイスの制御方法及び拡張デバイスを有するコンピュータ・システムの制御方法
DE69535162T2 (de) * 1994-06-07 2007-03-08 Hitachi Global Storage Technologies Japan, Ltd., Odawara Informationsaufzeichnungsgerät und Verfahren zu dessen Steuerung zur Aufzeichnung/Wiedergabe von Information durch Auswahl eines Betriebsmodus
JP3080875B2 (ja) * 1996-02-29 2000-08-28 株式会社東芝 コンピュータシステムおよびその節電方法
US6295569B1 (en) * 1996-05-20 2001-09-25 Fujitsu Limited Storage apparatus
US6275945B1 (en) * 1996-11-26 2001-08-14 Kabushiki Kaisha Toshiba Apparatus for radiating heat for use in computer system
US5884049A (en) * 1996-12-31 1999-03-16 Compaq Computer Corporation Increased processor performance comparable to a desktop computer from a docked portable computer
KR100262518B1 (ko) * 1997-07-09 2000-08-01 윤종용 시스템상태를감지할수있는전원분배유닛
JP4343282B2 (ja) * 1998-02-10 2009-10-14 富士通株式会社 複合通信端末装置管理システム及び複合通信端末装置
US6128745A (en) * 1998-05-28 2000-10-03 Phoenix Technologies Ltd. Power management inactivity monitoring using software threads
US6742130B1 (en) 1998-11-09 2004-05-25 Seiko Epson Corporation Interface apparatus, control method therefor, and information recording medium
US6272642B2 (en) * 1998-12-03 2001-08-07 Intel Corporation Managing a system's performance state
JP2000214966A (ja) * 1999-01-20 2000-08-04 Ricoh Co Ltd 携帯型情報処理装置
US6353894B1 (en) * 1999-04-08 2002-03-05 Mitsumi Electric Co., Ltd. Power management system
US6523124B1 (en) * 1999-04-23 2003-02-18 Palm, Inc. System and method for detection of an accessory device connection status
US6418535B1 (en) 1999-04-28 2002-07-09 International Business Machines Corporation Bi-level power saver method for portable or laptop computer
JP3756708B2 (ja) * 1999-09-30 2006-03-15 株式会社東芝 情報処理端末装置およびそのファイル管理方法
US6691098B1 (en) 2000-02-08 2004-02-10 International Business Machines Corporation System and method for explaining exceptions in data
US6971035B2 (en) * 2000-08-29 2005-11-29 Sony Corporation Method and system for reducing power consumption of a multi-function electronic apparatus that is adapted to receive power from a host system
US6910139B2 (en) * 2000-10-02 2005-06-21 Fujitsu Limited Software processing apparatus with a switching processing unit for displaying animation images in an environment operating base on type of power supply
KR20020096584A (ko) * 2001-06-21 2002-12-31 기장 메디칼 주식회사 전자쑥뜸기의 전원공급 겸용 컴퓨터
JP2003044177A (ja) * 2001-07-12 2003-02-14 Internatl Business Mach Corp <Ibm> コンピュータ装置、電源制御装置、電源管理方法
US6544200B1 (en) 2001-08-31 2003-04-08 Bed-Check Corporation Electronic patient monitor with automatically configured alarm parameters
US7114086B2 (en) * 2002-01-04 2006-09-26 Ati Technologies, Inc. System for reduced power consumption by monitoring instruction buffer and method thereof
JP4219610B2 (ja) * 2002-04-23 2009-02-04 株式会社日立製作所 ディスクサブシステム装置
EP1863029A1 (en) * 2002-06-28 2007-12-05 Fujitsu Limited Information storage device
US7340615B2 (en) * 2003-01-31 2008-03-04 Microsoft Corporation Method and apparatus for managing power in network interface modules
JP3756882B2 (ja) 2003-02-20 2006-03-15 株式会社東芝 情報処理装置及び情報処理方法
US7111180B2 (en) * 2003-08-29 2006-09-19 Dell Products L.P. Information handling system interrupting current to external module if current exceeds different current limits when handling system receives current from battery and alternating current source
US20050268132A1 (en) * 2004-02-19 2005-12-01 Samsung Electronics Co., Ltd. Method of controlling idle mode of hard disc drive and apparatus therefor
JP2006114170A (ja) * 2004-10-18 2006-04-27 Funai Electric Co Ltd 再生装置
JP4607545B2 (ja) * 2004-10-29 2011-01-05 株式会社東芝 情報処理装置および電力制御方法
KR100605184B1 (ko) * 2004-12-09 2006-07-31 엘지전자 주식회사 디지털 영상기기의 절전 모드 제어장치 및 방법
US7836216B2 (en) * 2005-08-23 2010-11-16 Palm, Inc. Connector system for supporting multiple types of plug carrying accessory devices
KR100790035B1 (ko) * 2005-08-31 2008-01-02 엘지전자 주식회사 전원제어장치 및 방법
US7492541B2 (en) * 2006-03-31 2009-02-17 Panasonic Corporation Apparatus and method of monitoring hard disk drive
US20070250725A1 (en) * 2006-04-20 2007-10-25 Pang-Chiang Chia Power Saving Device for an Actuator
US7734841B2 (en) * 2006-06-30 2010-06-08 Palm, Inc. System and method for providing serial bus connectivity
FI20065783A0 (sv) * 2006-12-08 2006-12-08 Nokia Corp Signalfördistorsion i radiosändare
WO2008072327A1 (ja) * 2006-12-14 2008-06-19 Fujitsu Limited 記憶装置及び記憶装置のパワーセーブ制御方法
JP2009266178A (ja) * 2008-04-30 2009-11-12 Fujitsu Ltd 中継装置および中継システム
JP4963715B2 (ja) * 2009-06-10 2012-06-27 レノボ・シンガポール・プライベート・リミテッド 電子機器、そのバッテリ使用可能時間の表示方法、およびコンピュータが実行可能なプログラム
JP4935918B2 (ja) * 2010-03-29 2012-05-23 株式会社日立製作所 情報記録装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1545169A (en) * 1977-09-22 1979-05-02 Burroughs Corp Data processor system including data-save controller for protection against loss of volatile memory information during power failure
JPS5955526A (ja) * 1982-09-24 1984-03-30 Sharp Corp インタ−フエ−ス回路
JPS59127266A (ja) * 1983-01-07 1984-07-23 Canon Inc 情報再生装置
US4573117A (en) * 1983-11-07 1986-02-25 Motorola, Inc. Method and apparatus in a data processor for selectively disabling a power-down instruction
US4669059A (en) * 1983-11-07 1987-05-26 Motorola, Inc. Method and apparatus in a data processor for selectively disabling a power-down instruction
US4651237A (en) * 1984-06-28 1987-03-17 Zilog, Inc. Programmed disk controller capable of operating with a variety of data encoding techniques
US4757505A (en) * 1986-04-30 1988-07-12 Elgar Electronics Corp. Computer power system
JPS63100555A (ja) * 1986-10-17 1988-05-02 Hitachi Ltd 情報記録再生装置
US4916557A (en) * 1987-02-27 1990-04-10 Kabushiki Kaisha Toshiba Method of sharing various types of medium drives and recording/reproduction apparatus with medium controller for realizing the method
US5182546A (en) * 1988-02-12 1993-01-26 Canon Kabushiki Kaisha Electronic apparatus which can discriminate between different power sources which it uses
US5012406A (en) * 1988-04-19 1991-04-30 Power Card Supply Line of power interruption in predetermined area of internal permanent memory
US4980836A (en) * 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
JPH02176920A (ja) * 1988-12-28 1990-07-10 Canon Inc 電子機器
JPH02260997A (ja) * 1989-03-31 1990-10-23 Toshiba Corp 入出力切換回路
FR2645988A1 (fr) * 1989-04-14 1990-10-19 Altec Sa Dispositif pour branchement d'un disque dur amovible
JPH0311413A (ja) * 1989-06-08 1991-01-18 Nec Corp 電源切断機構
US4991129A (en) * 1989-07-25 1991-02-05 Areal Technology, Inc. Dual mode actuator for disk drive useful with a portable computer
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
JPH03109625A (ja) * 1989-09-22 1991-05-09 Toshiba Corp 電子機器
JP2877378B2 (ja) * 1989-09-29 1999-03-31 株式会社東芝 パーソナルコンピュータ
US5021983B1 (en) * 1989-11-13 1996-05-28 Chips & Technologies Inc Suspend/resume apparatus and method for reducing power consumption in battery powered computers
JP3245861B2 (ja) * 1990-11-19 2002-01-15 セイコーエプソン株式会社 ドッキングシステム
EP0584257B1 (en) * 1991-05-17 2004-08-04 Packard Bell NEC, Inc. Power management capability for a microprocessor having backward compatibility

Also Published As

Publication number Publication date
EP0522483A2 (en) 1993-01-13
JPH0519915A (ja) 1993-01-29
EP0522483B1 (en) 1999-02-10
US5652891A (en) 1997-07-29
JP3096489B2 (ja) 2000-10-10
KR930002951A (ko) 1993-02-23
DE69228408D1 (de) 1999-03-25
EP0522483A3 (en) 1993-12-22
DE69228408T2 (de) 1999-06-24

Similar Documents

Publication Publication Date Title
KR970000275B1 (ko) 파워세이브 제어부를 갖는 외부기억장치 및 그를 내장한 컴퓨터장치
JP3442810B2 (ja) チップの消費電力を自動的に減少する方法および装置
US5898880A (en) Power saving apparatus for hard disk drive and method of controlling the same
US5623677A (en) Apparatus and method for reducing power consumption in a computer system
KR920008442B1 (ko) 레쥼기능을 가지며, 내부전원을 사용하여 동작하는 컴퓨터
US5765003A (en) Interrupt controller optimized for power management in a computer system or subsystem
US5931951A (en) Computer system for preventing cache malfunction by invalidating the cache during a period of switching to normal operation mode from power saving mode
US5798951A (en) Method and apparatus for automatic un-preconditioned insertion/removal capability between a notebook computer and a docking station
US6463545B1 (en) Battery calibration system for discharging a rechargeable battery and generating an ac detect signal to power management logic to maintain normal computer operation even when battery is below certain level
US7539878B2 (en) CPU powerdown method and apparatus therefor
US7415621B2 (en) Power supply system, computer apparatus and maximum power control method
US5625807A (en) System and method for enabling and disabling a clock run function to control a peripheral bus clock signal
US5630145A (en) Method and apparatus for reducing power consumption according to bus activity as determined by bus access times
US20030135726A1 (en) Computer apparatus, power supply control method and program for reducing the standby power requirement in a computer supporting a wake-up function
US6516374B1 (en) Method for docking/undocking a portable computer to/from an expansion unit
US20050108587A1 (en) Demand-based method and system of CPU power management
JPH11110090A (ja) コンピュータのパワー状態を制御する方法及び装置
KR20020050270A (ko) 환경에 따른 프로세서의 작동 파라미터의 동적 조절방법
US20040148531A1 (en) Computer, power management method, and program
JPH07200092A (ja) コンピュータシステムおよびその電力管理装置
KR19980023605A (ko) 컴퓨터 시스템 및 이 컴퓨터 시스템의 제어 방법
EP0834105B1 (en) Wake-up system for a pcmcia card
US6112309A (en) Computer system, device and operation frequency control method
US5410712A (en) Computer system equipped with extended unit including power supply
US5875348A (en) Information processing system

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021220

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee