KR960043993A - 정전기 보호 회로 - Google Patents
정전기 보호 회로 Download PDFInfo
- Publication number
- KR960043993A KR960043993A KR1019950012233A KR19950012233A KR960043993A KR 960043993 A KR960043993 A KR 960043993A KR 1019950012233 A KR1019950012233 A KR 1019950012233A KR 19950012233 A KR19950012233 A KR 19950012233A KR 960043993 A KR960043993 A KR 960043993A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- layer region
- discharge path
- supplied
- current
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Abstract
본 발명은 정전기 보호 회로에 관한 것으로, 입력 전압(1)이 공급되는 좁은 레이어 영역(6-1)을 에미터 단자로 하고, 넓은 서브스트레이트 표면(8)을 컬렉터 단자로 하며, 플로팅시킨 엔-웰(7)을 베이스 단자로 하여, 전류의 방전 경로를 형성하는 기능을 갖는 수직형 피엔피 트렌지스터(4)와, 입력 전압(1)이 공급되는 좁은 레이어 영역(6-3)을 컬렉터 단자로 하고, 접지선(GND)이 연결되는 레이어 영역(6-2)을 에미터 단자로 하며, 플로팅시킨 엔-웰(7)을 베이스 단자로 하여, 전류의 방전 경로를 형성하는 기능을 갖는 수평형 피엔피 트랜지스터(5)가 병렬로 결합된 형태로 구성되었으며, 정전기 신호(ESD Pulse)와 같은 비정상적인 고전압의 입력시, 플로팅시킨 웰을 각각 베이스 단자로 하는 수직형, 수평형 양극성 접합 트랜지스터의 결합을 통하여 방전 경로를 발생시킴으로써, 내부 회로를 보호할 수 있도록 한 정전기 보호 회로에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 정전기 보호 회로를 양극성 트랜지스터(Bipolar Junction Transister)로 나타낸 등가 회로도이고, 제3도는 본 발명의 제1실시예에 따른 부유 상태의 웰(floating well)을 갖는 트랜지스터로 구현한 정전기 보호 회로의 종단면도이다.
Claims (2)
- 입력 전압(1)이 공급되는 좁은 레이어 영역(6-1)을 에미터 단자로 하고, 넓은 서브스트레이트 표면(8)을 컬렉터 단자로 하며, 플로팅시킨 엔-웰(7)을 베이스 단자로 하여, 전류의 방전 경로를 형성하는 기능을 갖는 수직형 피엔피 트랜지스터(4)와; 입력 전압(1)이 공급되는 좁은 레이어 영역(6-3)을 컬렉터 단자로 하고, 접지선(GND)이 연결되는 레이어 영역(6-2)을 에미터 단자로 하며, 플로팅시킨 엔-웰(7)을 베이스 단자로 하여, 전류의 방전 경로를 형성하는 기능을 갖는 수평형 피엔피 트랜지스터(5)가 병렬로 결합된 형태로 이루어지는 것을 특징으로 하는 정전기 보호 회로.
- 입력 전압(1)이 공급되는 좁은 레이어 영역(6-1)을 에미터 단자로 하고, 넓은 서브스트레이트 표면(8)을 컬렉터 단자로 하며, 플로팅시킨 엔-웰(7)을 베이스 단자로 하여, 전류의 방전 경로를 형성하는 기능을 갖는 수직형 피엔피 트랜지스터(4)와; 입력 전압(1)이 공급되는 좁은 레이어 영역(6-3)을 컬렉터 단자로 하고, 접지선(GND)이 연결되는 레이어 영역(6-2)을 에미터 단자로 하며, 플로팅시킨 엔-웰(7)을 베이스 단자로 하여, 전류의 방전 경로를 형성하는 기능을 갖는 수평형 피엔피 트랜지스터(5)가 병렬로 결합된 형태로 이루어져 있으며, 상기 트랜지스터(4,5)의 P′레이어(6)와 인접하여 PO영역(10) 혹은 NO영역(9)을 추가함으로써, 농도 차이에 기인한 하이-로우 접합(High-Low Junction)이 형성된 구조로 이루어지는 것을 특징으로 하는 방전 효율을 증대시킨 정전기 보호 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950012233A KR0169390B1 (ko) | 1995-05-17 | 1995-05-17 | 반도체 장치의 정전기 보호 소자 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950012233A KR0169390B1 (ko) | 1995-05-17 | 1995-05-17 | 반도체 장치의 정전기 보호 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960043993A true KR960043993A (ko) | 1996-12-23 |
KR0169390B1 KR0169390B1 (ko) | 1999-01-15 |
Family
ID=19414672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950012233A KR0169390B1 (ko) | 1995-05-17 | 1995-05-17 | 반도체 장치의 정전기 보호 소자 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0169390B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100470994B1 (ko) * | 1997-10-06 | 2005-07-07 | 삼성전자주식회사 | 반도체장치의정전기보호장치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100925128B1 (ko) * | 2008-03-27 | 2009-11-04 | 레이디오펄스 주식회사 | 씨모스 제조공정으로 구현되는 병합형 바이폴라트랜지스터와 이를 사용하는 전자회로 |
-
1995
- 1995-05-17 KR KR1019950012233A patent/KR0169390B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100470994B1 (ko) * | 1997-10-06 | 2005-07-07 | 삼성전자주식회사 | 반도체장치의정전기보호장치 |
Also Published As
Publication number | Publication date |
---|---|
KR0169390B1 (ko) | 1999-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930005191A (ko) | 상보형 금속 산화물 반도체(cmos)집적 회로용 정전방전보호 | |
KR950007086A (ko) | 반도체장치 | |
KR19980036986A (ko) | 정전기 보호회로 | |
US5001529A (en) | Semiconductor device having protection circuit | |
JPH07283405A (ja) | 半導体装置の保護回路 | |
KR970053865A (ko) | 반도체장치 | |
KR970053789A (ko) | 반도체 장치의 보호 소자 | |
KR860007750A (ko) | 반도체 장치 | |
KR100194005B1 (ko) | Esd 보호 회로를 갖는 반도체장치 | |
KR940006258A (ko) | 반도체장치 및 고체촬상장치의 수평레지스터 | |
KR960043993A (ko) | 정전기 보호 회로 | |
ITGE950011A1 (it) | Dispositivo di protezione di ingressi contro scariche elettrostatiche | |
US6855964B2 (en) | Triggering of an ESD NMOS through the use of an N-type buried layer | |
JPS5961169A (ja) | 半導体装置 | |
KR950020965A (ko) | 반도체 장치 | |
KR900015308A (ko) | 정전 보호회로 | |
KR100327429B1 (ko) | 이에스디(esd) 보호회로 | |
KR970030796A (ko) | 전원단자의 정전기 보호회로 | |
JPH0478162A (ja) | 集積回路用保護装置 | |
US5237198A (en) | Lateral PNP transistor using a latch voltage of NPN transistor | |
KR960015935A (ko) | 반도체장치 | |
KR100226741B1 (ko) | 정전기보호회로 | |
KR0169359B1 (ko) | 반도체 장치의 보호 소자 | |
JPS6136711B2 (ko) | ||
JPH0494167A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |