Claims (6)
하부전극, 유전막 및 상부전극으로 이루어지는 반도체 장치의 커패시터에 있어서, 반도체 기판 상에 콘택홀을 갖는 절연막; 상기 콘택홀을 통해 상기 기판에 접속되는 도전층; 및 상기 도전층의 표면에 요철을 갖는 실리사이드층을 구비하며, 상기 도전층 및 실리사이드층으로 상기 하부전극을 구성하는 것을 특징으로 하는 반도체 장치의 커패시터.A capacitor of a semiconductor device comprising a lower electrode, a dielectric film, and an upper electrode, comprising: an insulating film having a contact hole on a semiconductor substrate; A conductive layer connected to the substrate through the contact hole; And a silicide layer having irregularities on the surface of the conductive layer, wherein the lower electrode comprises the conductive layer and the silicide layer.
하부전극, 유전막 및 상부전극으로 이루어지는 반도체 장치의 커패시터에 있어서, 반도체 기판 상에 콘택홀을 갖는 절연막; 및 상기 콘택홀을 통해 상기 기판에 접속되고, 그 표면에 요철을 갖는 도전층을 구비하며, 상기 도전층으로 상기 하부전극을 구성하는 것을 특징으로 하는 반도체 장치의 커패시터.A capacitor of a semiconductor device comprising a lower electrode, a dielectric film, and an upper electrode, comprising: an insulating film having a contact hole on a semiconductor substrate; And a conductive layer connected to the substrate through the contact hole and having irregularities on the surface thereof, wherein the lower electrode is constituted by the conductive layer.
하부전극, 유전막 및 상부전극으로 이루어지는 반도체 장치의 커패시터 제조방법에 있어서, 반도체 기판상에 콘택홀을 갖는 절연막을 형성하는 단계; 상기 콘택홀을 통해 상기 기판에 접속되는 도전층을 형성하는 단계; 상기 도전층의 표면에 전이금속층을 형성하는 단계; 및 상기 도전층과 전이금속층을 반응시켜 상기 도전층의 표면에 요철을 갖는 실리사이드층을 형성하여 상기 하부전극으로 상기 도전층 및 실리사이드층을 이용하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.A capacitor manufacturing method of a semiconductor device comprising a lower electrode, a dielectric film and an upper electrode, the method comprising: forming an insulating film having a contact hole on a semiconductor substrate; Forming a conductive layer connected to the substrate through the contact hole; Forming a transition metal layer on a surface of the conductive layer; And forming a silicide layer having irregularities on the surface of the conductive layer by reacting the conductive layer and the transition metal layer to use the conductive layer and the silicide layer as the lower electrode.
제3항에 있어서, 상기 천이금속층은 Ti, Mo, Pt, W, Ta, Ni, Co, Pb, Hf, Zr, V, Cr, Fe, Nb, Ru, Rh, Re, Os 및 Ir으로 이루어진 일군에서 선택된 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.The group of claim 3, wherein the transition metal layer is formed of Ti, Mo, Pt, W, Ta, Ni, Co, Pb, Hf, Zr, V, Cr, Fe, Nb, Ru, Rh, Re, Os, and Ir. Capacitor manufacturing method of a semiconductor device, characterized in that formed using one selected from.
하부전극, 유전막 및 상부전극으로 이루어지는 반도체 장치의 커패시터 제조방법에 있어서, 반도체 기판상에 콘택홀을 갖는 절연막을 형성하는 단계; 상기 콘택홀을 통해 상기 기판에 접속되는 도전층을 형성하는 단계; 상기 도전층의 표면에 전이금속층을 형성하는 단계; 상기 도전층과 전이금속층을 반응시켜 상기 도전층의 표면에 요철을 갖는 실리사이드층을 형성하는 단계; 및 상기 표면에 요철을 갖는 실리사이드층을 제거하여, 상기 도전층의 표면에 요철을 형성하여, 상기 하부전극으로 상기 요철을 갖는 도전층을 이용하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.A capacitor manufacturing method of a semiconductor device comprising a lower electrode, a dielectric film and an upper electrode, the method comprising: forming an insulating film having a contact hole on a semiconductor substrate; Forming a conductive layer connected to the substrate through the contact hole; Forming a transition metal layer on a surface of the conductive layer; Reacting the conductive layer with the transition metal layer to form a silicide layer having irregularities on the surface of the conductive layer; And removing the silicide layer having irregularities on the surface to form irregularities on the surface of the conductive layer and using the conductive layer having the irregularities as the lower electrode.
제5항에 있어서, 상기 실리사이드층의 제거는 불산용액을 이용하여 수행하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.The method of claim 5, wherein the silicide layer is removed using a hydrofluoric acid solution.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.