KR100927785B1 - Capacitor Formation Method for Semiconductor Device - Google Patents

Capacitor Formation Method for Semiconductor Device Download PDF

Info

Publication number
KR100927785B1
KR100927785B1 KR1020020072241A KR20020072241A KR100927785B1 KR 100927785 B1 KR100927785 B1 KR 100927785B1 KR 1020020072241 A KR1020020072241 A KR 1020020072241A KR 20020072241 A KR20020072241 A KR 20020072241A KR 100927785 B1 KR100927785 B1 KR 100927785B1
Authority
KR
South Korea
Prior art keywords
film
metal silicide
lower electrode
silicide layer
semiconductor device
Prior art date
Application number
KR1020020072241A
Other languages
Korean (ko)
Other versions
KR20040043831A (en
Inventor
김의식
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020072241A priority Critical patent/KR100927785B1/en
Publication of KR20040043831A publication Critical patent/KR20040043831A/en
Application granted granted Critical
Publication of KR100927785B1 publication Critical patent/KR100927785B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Abstract

본 발명은 반도체 소자의 커패시터 형성 방법에 있어서, 플라즈마(Plasma) 처리와 후속 열처리에 의한 메탈 실리사이드(Metal Silicide) 응집 활성화 공정을 통해 하부 전극의 메탈 실리사이드를 큰 그레인(Large Grain) 구조로 형성하여 하부전극의 면적을 증대할 수 있고, 커패시터(Capacitor) 제조 공정에 있어서 충분한 소자 마진을 확보할 수 있는 반도체 소자의 커패시터 형성 방법을 제공한다.
In the method of forming a capacitor of a semiconductor device, the metal silicide of the lower electrode is formed into a large grain structure by forming a metal silicide coagulation activation process by plasma treatment and subsequent heat treatment. Provided are a method for forming a capacitor of a semiconductor device capable of increasing the area of an electrode and ensuring sufficient device margin in a capacitor manufacturing process.

메탈 실리사이드, 응집, 하부전극, 고 유전율Metal silicide, agglomeration, bottom electrode, high dielectric constant

Description

반도체 소자의 커패시터 형성 방법{Method of forming a capacitor in a semiconductor device} Method of forming a capacitor in a semiconductor device             

도 1a 내지 도 1e는 본 발명에 따른 반도체 소자의 커패시터 형성 방법을 설명하기 위한 단면도들 이다. 1A to 1E are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the present invention.

도 2a 내지 도 2c는 본 발명에 따른 메탈 실리사이드 응집 활성화 공정을 실시한 SEM 사진들이다.
2A to 2C are SEM images of the metal silicide aggregation activation process according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 반도체 구조물 12 : 플러그10 semiconductor structure 12 plug

14 : 베리어 층 16 : 하부 금속층14 barrier layer 16 lower metal layer

18 : 하부 전극 20 : 메탈 실리사이드18 lower electrode 20 metal silicide

22 : 산화막 24 : 유전체막22 oxide film 24 dielectric film

26 : 상부 전극
26: upper electrode

본 발명은 반도체 소자의 커패시터 형성 방법에 관한 것으로, 특히 0.18㎛ 이하 테크(Tech)의 반도체 소자의 커패시터 형성 방법에 관한 것이다.
The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly to a method of forming a capacitor of a semiconductor device of Tech (0.18㎛ or less).

반도체 소자의 커패시터 형성시에 높은 유전상수를 갖는 유전체막을 사용하기 위해서는 금속 또는 금속 산화막 계열의 물질을 포함하는 하부 전극을 형성 한다. 이는 높은 유전율의 유전체막과 실리콘과의 이상 반응에 의한 기생 커패시턴스 발생하게 되어 반도체 소자의 동작에 악영향을 미치게 되기 때문이다. 이 때문에. 일반적으로, 커패시터의 정전용량을 높이기 위해 실시하는 준안정 폴리실리콘(Metastable Poly Silicon; MPS) 공정을 하부전극에 적용하는 것이 불가능하며, 단지 커패시터의 유전체막 두께만으로 정전용량(Capacitance)을 조절하게 된다. 유전체막의 두께만으로 정전용량을 조절하기 때문에 소자 구현시 공정 마진이 부족하게 되고, 공정 마진이 없는 반도체 소자의 커패시터 형성은 커패시터의 재충전 특성을 저하시켜 전체적인 반도체 소자의 수율저하를 발생시킨다. 또한, 유전체막의 두께가 한계에 도달한 경우(더이상 유전체막을 줄일 수 없는 두께) 고유전율의 유전체막 물질의 변경과 같은 치명적인 문제가 발생한다.
In order to use a dielectric film having a high dielectric constant when forming a capacitor of a semiconductor device, a lower electrode including a metal or metal oxide-based material is formed. This is because parasitic capacitance is generated by an abnormal reaction between a high dielectric constant dielectric film and silicon, which adversely affects the operation of the semiconductor device. Because of this. In general, it is impossible to apply a metastable polysilicon (MPS) process to increase the capacitance of the capacitor to the lower electrode, and the capacitance is controlled only by the dielectric film thickness of the capacitor. . Since the capacitance is controlled only by the thickness of the dielectric film, the process margin is insufficient when the device is implemented, and the capacitor formation of the semiconductor device without the process margin lowers the recharging characteristic of the capacitor, resulting in a decrease in overall semiconductor device yield. In addition, when the thickness of the dielectric film reaches a limit (thickness that can no longer be reduced), a fatal problem occurs such as a change in the dielectric film material of high dielectric constant.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 하부 메탈 실리사이드를 하부 표면 에너지 제어 및 열처리 조건을 조절하여 메탈 실리사이드의 표면이 2 차원 막형태에서, 3차원 섬형태로 성장시켜 하부금속 배선의 표면적을 증가 시킬 수 있는 반도체 소자의 커패시터 형성 방법을 제공하는데 그 목적이 있다.
Therefore, in order to solve the above problems, the lower metal silicide is controlled by lower surface energy control and heat treatment conditions so that the surface of the metal silicide is grown in a two-dimensional film form and in a three-dimensional island form, thereby reducing the surface area of the lower metal wiring. It is an object of the present invention to provide a method for forming a capacitor of a semiconductor device which can be increased.

본 발명에 따른 플러그가 형성된 반도체 구조물 상에 하부전극을 형성하는 단계와, 상기 하부전극 표면의 원자 결합력을 약하게 하기 위하여 플라즈마 표면처리 공정을 실시하는 단계와, 상기 하부전극 표면에 메탈 실리사이드층을 증착하는 단계와, 전체 구조 상부에 산화막을 증착하는 단계와, 열처리 공정을 실시하여 상기 메탈 실리사이드층을 응집시켜 반구형 그레인 구조의 메탈 실리사이드 층을 형성하는 단계와, 상기 산화막을 식각여 제거하는 단계 및 전체 구조 상부에 유전체막과 상부전극을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법을 제공한다.
Forming a lower electrode on the plug-type semiconductor structure according to the present invention, performing a plasma surface treatment process to weaken the atomic bonding force of the lower electrode surface, and depositing a metal silicide layer on the lower electrode surface And depositing an oxide film on the entire structure, performing heat treatment to agglomerate the metal silicide layer to form a metal silicide layer having a hemispherical grain structure, and etching and removing the oxide film. A method of forming a capacitor of a semiconductor device, the method comprising depositing a dielectric film and an upper electrode on a structure.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like numbers refer to like elements in the figures.

도 1a 내지 도 1e는 본 발명에 따른 반도체 소자의 커패시터 형성 방법을 설 명하기 위한 단면도들 이다. 1A to 1E are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the present invention.

도 1a 및 도 1b를 참조하면, 폴리 실리콘 플러그(12)가 형성된 반도체 구조물(10) 상부에 하부 구조물 또는 폴리 실리콘 플러그(12)를 보호와 금속 확산을 방지하기 위한 베리어 층(14)을 형성한다. 전체 구조 상부에 하부 금속층(16)을 증착한 다음 패터닝 하여 상기 폴리 실리콘 플러그(12) 상부에 하부 전극(18)을 형성한다. 전체 구조 상부에 플라즈마 처리를 실시한다. 1A and 1B, a barrier layer 14 is formed on the semiconductor structure 10 on which the polysilicon plug 12 is formed to protect the lower structure or the polysilicon plug 12 and prevent metal diffusion. . The lower metal layer 16 is deposited on the entire structure and then patterned to form the lower electrode 18 on the polysilicon plug 12. Plasma treatment is performed on the entire structure.

구체적으로, 하부 금속층(16)는 TiN막, 티탄-산화막(Ti-Oxide), 루테늄(Ru)막, 루테늄-산화막(Ru-Oxide), 이리듐(Ir)막, 및 이리듐-산화막(Ir-Oxide)의 그룹으로부터 선택된 어느 한 박막을 사용하여 1000 내지 3000Å 두께로 증착한다. 상기 하부 금속층(16) 상에 감광막을 도포한 다음 포토리소그라피 공정을 실시하여 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴을 식각 마스크로 하는 식각공정을 실시하여 상기 하부 금속층(16)과 베리어층(14)을 제거함으로써 하부 전극(18)을 형성한다. Specifically, the lower metal layer 16 may include a TiN film, a titanium oxide film (Ti-Oxide), a ruthenium (Ru) film, a ruthenium oxide film (Ru-Oxide), an iridium (Ir) film, and an iridium-oxide film (Ir-Oxide). Using a thin film selected from the group of &lt; RTI ID = 0.0 &gt;). &Lt; / RTI &gt; A photoresist film is coated on the lower metal layer 16 and then a photolithography process is performed to form a photoresist pattern (not shown). The lower electrode 18 is formed by performing an etching process using the photoresist pattern as an etching mask to remove the lower metal layer 16 and the barrier layer 14.

플라즈마 처리는 10-3 내지 10-5 torr의 압력, 100내지 5000 와트(W)의 고주파 파워와 100 내지 600℃의 온도 하에서 Ar, N2 또는 NH3 가스를 사용하여 실시하고, 플라즈마 처리의 목적은 후속 공정에 의해 생성되는 메탈 실리사이드층 성장 활성화를 유도하기 위해 하부 전극(18) 표면의 원자의 결합을 약하게 한다. Plasma treatment is performed using Ar, N 2 or NH 3 gas under a pressure of 10 −3 to 10 −5 torr, a high frequency power of 100 to 5000 watts (W) and a temperature of 100 to 600 ° C. This weakens the bonding of atoms on the lower electrode 18 surface to induce metal silicide layer growth activation produced by subsequent processes.

도 1c를 참조하면, 하부 전극(18) 상부에 단차를 따라 하부 전극(18)의 표면적을 넓히기 위한 메탈 실리사이드층(20)을 증착한 다음 식각공정을 실시하여 상기 반도체 구조물(10) 상에 형성된 메탈 실리사이드층(20)을 제거한다(하부 전극(18)의 측벽과 상부에 메탈 실리사이드층(20)을 잔류). 메탈 실리사이드층(20)은 TiSi2 또는 CoSi2 또는 MoSi2의 박막을 사용한다. Referring to FIG. 1C, a metal silicide layer 20 is formed on the lower electrode 18 to increase the surface area of the lower electrode 18 along a step, and then etched to form the metal silicide layer 20 on the semiconductor structure 10. The metal silicide layer 20 is removed (the metal silicide layer 20 remains on the sidewalls and the top of the lower electrode 18). The metal silicide layer 20 uses a thin film of TiSi 2 or CoSi 2 or MoSi 2 .

도 2a 내지 도 2c는 본 발명에 따른 메탈 실리사이드 응집 활성화 공정을 실시한 SEM 사진들이다. 2A to 2C are SEM images of the metal silicide aggregation activation process according to the present invention.

도 1d, 도 2a 내지 도 2c를 참조하면, 전체 구조 상부에 산화막(20)을 증착한 다음 메탈 실리사이드 응집 활성화 공정을 실시하여 메탈 실리사이드층(20)을 응집시켜 반구형 그래인 구조로 그 구조를 변경함으로써 하부 전극(18)의 표면을 확장한다. Referring to FIGS. 1D and 2A to 2C, an oxide film 20 is deposited on the entire structure, and then a metal silicide coagulation activation process is performed to aggregate the metal silicide layer 20 to change its structure to a hemispherical grain structure. The surface of the lower electrode 18 is thereby expanded.

구제적으로, 산화막(20)은 BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass) 또는 PE-TEOS(Plasma Enhansed - Tetra Ethyle Ortho Silicate)을 이용하여 형성한다. 메탈 실리사이드 응집 활성화 공정은 400 내지 800℃의 온도와 N2 또는 O2 가스 분위기 하에서, 노를 이용한 열처리 또는 급속 열처리를 실시하여, 2차원 적으로 성장 완료된 메탈 실리사이드층(20)을 3차원 섬(Island)형태로 전이시키게 된다. 이는 플라즈마 처리를 통해 원자 결합력이 약해진 하부전극(18) 표면에 증착된 메탈 실리사이드층(20)에 열처리공정을 실시함으로써, 메탈 실리사이드층(20)의 표면 형성 조건이 바뀌게 된다(반구형 그레인 구조). 즉, 메탈 실리사이드층(20) 하부의 표면 에너지를 낮게 해줌으로써 상대적으로 메탈 실리사이드층(20)의 표면에너지가 높아져 메탈 실리사이드층(20)의 금속들의 응집이 일어나게 된다. 도 2a 내지 도 2c에서와 같이 열처리 조건을 달리하여 면적에 대한 증가율을 조절할 수 있게 된다. 도 2a 보다 도 2b의 SEM 사진이 표면적의 응집이 더 발생하였고, 도 2c의 SEM 사진을 보면 금속 알갱이의 응집이 도 2a 또는 도 2b보다 더욱 크게 작용하여 금속의 알갱이가 크게 나타난 것을 볼 수 있다. Specifically, the oxide film 20 is formed using Boron Phosphorus Silicate Glass (BPSG), Phosphorus Silicate Glass (PSG), or Plasma Enhansed-Tetra Ethyle Ortho Silicate (PE-TEOS). In the metal silicide coagulation activation process, a heat treatment or rapid heat treatment using a furnace is performed under a temperature of 400 to 800 ° C. and an N 2 or O 2 gas atmosphere to form a two-dimensionally grown metal silicide layer 20 in three-dimensional islands ( Island). The surface forming conditions of the metal silicide layer 20 are changed by performing a heat treatment process on the metal silicide layer 20 deposited on the surface of the lower electrode 18 whose atomic bonding force is weakened by plasma treatment (semi-spherical grain structure). That is, by lowering the surface energy of the lower portion of the metal silicide layer 20, the surface energy of the metal silicide layer 20 is relatively increased to cause aggregation of metals of the metal silicide layer 20. As shown in Figures 2a to 2c it is possible to adjust the increase rate for the area by changing the heat treatment conditions. The SEM image of FIG. 2B exhibited more surface area aggregation than that of FIG. 2A, and the SEM image of FIG. 2C shows that the aggregation of metal particles acted more than that of FIG.

이러한, 3차원 섬 성장 메카니즘(Mechanism)은 하부 전극(18)과 메탈 실리사이드층(20)의 측면, 혹은 메탈 실리사이드층(20)과 하부 전극(18)의 상부 계면에서 메탈 실리사이드 그룹 플로인(Group Flowing)이 근간이 되어 표면 에너지가 최소화된 위치에 큰 그레인(Large Grain)이 형성된다. This three-dimensional island growth mechanism (Mechanism) is a metal silicide group flow (Group) at the side of the lower electrode 18 and the metal silicide layer 20, or the upper interface of the metal silicide layer 20 and the lower electrode 18 Large grains are formed at the position where surface energy is minimized due to the flow.

도 1e를 참조하면, 산화막(22)을 식각한 다음 고유전율의 유전체막(24)과 상부 전극(26)을 형성한다. 구체적으로, 산화막(22)의 식각은 버퍼드 옥사이드 에치(Bufferde Oxide Etch: BOE) 또는 딜루트 에이치에프(Dilute HF; DHF)를 이용한 습식공정을 실시하여 제거한다. 산화막(22) 식각시, 메탈 실리사이드 응집 활성화 공정에서 발생할 수 있는 금속산화막 또는 SiO2 등의 부산물도 함께 제거하여 후속 고유전율의 유전체막(24) 증착시 이상반응을 방지한다. 유전체막(24)은 높은 유전율을 갖는 Ta2O5, TiON, BST, STO 및 PZT 중에서 어느 한 박막을 사용한다.Referring to FIG. 1E, the oxide film 22 is etched to form a dielectric film 24 having a high dielectric constant and an upper electrode 26. Specifically, the etching of the oxide layer 22 is removed by performing a wet process using a buffered oxide etch (BOE) or Dilute HF (DHF). When the oxide film 22 is etched, by-products such as metal oxide film or SiO 2 that may occur in the metal silicide aggregation activation process are also removed to prevent adverse reactions during the deposition of the dielectric film 24 having a high dielectric constant. The dielectric film 24 uses any one of Ta 2 O 5 , TiON, BST, STO, and PZT having a high dielectric constant.

상술한 바와 같이, 본 발명은 플라즈마 처리와 후속 열처리에 의한 메탈 실리사이드 응집 활성화 공정을 통해 하부 전극의 메탈 실리사이드를 큰 그레인 구조 로 형성하여 하부전극의 면적을 증대할 수 있고, 커패시터 제조 공정에 있어서 충분한 소자 마진을 확보할 수 있다. As described above, the present invention can increase the area of the lower electrode by forming the metal silicide of the lower electrode into a large grain structure through the metal silicide aggregation activation process by plasma treatment and subsequent heat treatment, and is sufficient in the capacitor manufacturing process. Device margins can be secured.

또한, 하부전극의 면적 증가로 인해 커패시터의 크기를 작게 할 수 있고, 전체적인 반도체 소자의 크기를 감소할 수 있어서, 생산 단가를 낮출 수 있다. In addition, due to the increase in the area of the lower electrode, the size of the capacitor can be reduced, and the overall size of the semiconductor device can be reduced, thereby lowering the production cost.

Claims (6)

플러그가 형성된 반도체 구조물 상에 하부전극을 형성하는 단계;Forming a lower electrode on the semiconductor structure in which the plug is formed; 상기 하부전극 표면의 원자 결합력을 약하게 하기 위하여 플라즈마 표면처리 공정을 실시하는 단계;Performing a plasma surface treatment process to weaken the atomic bonding force of the lower electrode surface; 상기 하부전극 표면에 메탈 실리사이드층을 증착하는 단계;Depositing a metal silicide layer on the lower electrode surface; 전체 구조 상부에 산화막을 증착하는 단계;Depositing an oxide film over the entire structure; 열처리 공정을 실시하여 상기 메탈 실리사이드층을 응집시켜 반구형 그레인 구조의 메탈 실리사이드 층을 형성하는 단계;Performing a heat treatment process to aggregate the metal silicide layer to form a metal silicide layer having a hemispherical grain structure; 상기 산화막을 식각하여 제거하는 단계; 및Etching away the oxide film; And 전체 구조 상부에 유전체막과 상부전극을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.And depositing a dielectric film and an upper electrode over the entire structure. 제 1 항에 있어서, The method of claim 1, 상기 플라즈마 표면처리 공정은 10-3 내지 10-5 torr의 압력, 100 내지 5000 와트(W)의 고주파 파워와 100 내지 600℃의 온도 하에서 Ar, N2 또는 NH3 가스를 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.The plasma surface treatment process is performed using Ar, N 2 or NH 3 gas under a pressure of 10 −3 to 10 −5 torr, a high frequency power of 100 to 5000 watts (W) and a temperature of 100 to 600 ° C. A capacitor formation method of a semiconductor element. 제 1 항에 있어서, The method of claim 1, 상기 열처리 공정은 400 내지 800℃의 온도와 N2 또는 O2 가스 분위기 하에서, 퍼니스를 이용한 열처리 또는 급속 열처리를 실시하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.The heat treatment step is a capacitor forming method of a semiconductor device, characterized in that the heat treatment using a furnace or rapid heat treatment at a temperature of 400 to 800 ℃ and N 2 or O 2 gas atmosphere. 제 1 항에 있어서, The method of claim 1, 상기 하부전극은,The lower electrode, TiN막, 티탄-산화막, 루테늄막, 루테늄-산화막, 이리듐막 및 이리듐-산화막의 그룹으로부터 선택된 어느 한 박막이며, 1000 내지 3000Å 두께를 갖는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.A thin film selected from the group consisting of a TiN film, a titanium-oxide film, a ruthenium film, a ruthenium-oxide film, an iridium film, and an iridium-oxide film, and has a thickness of 1000 to 3000 GPa. 제 1 항에 있어서, The method of claim 1, 상기 메탈 실리사이드층은 TiSi2 또는 CoSi2 또는 MoSi2 인 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.The metal silicide layer is TiSi 2 or CoSi 2 or MoSi 2 , characterized in that the capacitor formation method of the semiconductor device. 제 1 항에 있어서, The method of claim 1, 상기 유전체막은 Ta2O5막, TiON막, BST막, STO막, 및 PZT막의 그룹으로부터 선택된 어느 한 박막인 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.And the dielectric film is any one selected from the group consisting of a Ta 2 O 5 film, a TiON film, a BST film, an STO film, and a PZT film.
KR1020020072241A 2002-11-20 2002-11-20 Capacitor Formation Method for Semiconductor Device KR100927785B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020072241A KR100927785B1 (en) 2002-11-20 2002-11-20 Capacitor Formation Method for Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020072241A KR100927785B1 (en) 2002-11-20 2002-11-20 Capacitor Formation Method for Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20040043831A KR20040043831A (en) 2004-05-27
KR100927785B1 true KR100927785B1 (en) 2009-11-20

Family

ID=37340244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020072241A KR100927785B1 (en) 2002-11-20 2002-11-20 Capacitor Formation Method for Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100927785B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976790B1 (en) * 2004-06-11 2010-08-20 동부일렉트로닉스 주식회사 Fabrication method of capacitor for semiconductor device
KR200453724Y1 (en) * 2009-10-26 2011-05-23 한국특장차주식회사 A load frame fixing equipment of a flat trailer for tilting type

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960039372A (en) * 1995-04-21 1996-11-25 김광호 Capacitor of semiconductor device and manufacturing method thereof
KR20000043900A (en) * 1998-12-29 2000-07-15 김영환 Method for forming charge storage electrode of capacitor
US6127221A (en) * 1998-09-10 2000-10-03 Vanguard International Semiconductor Corporation In situ, one step, formation of selective hemispherical grain silicon layer, and a nitride-oxide dielectric capacitor layer, for a DRAM application
KR20010059998A (en) * 1999-12-31 2001-07-06 박종섭 Forming method for capacitor of semiconductor device
JP2001196562A (en) * 2000-01-17 2001-07-19 Nec Corp Method of manufacturing cylindrical capacitor element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960039372A (en) * 1995-04-21 1996-11-25 김광호 Capacitor of semiconductor device and manufacturing method thereof
US6127221A (en) * 1998-09-10 2000-10-03 Vanguard International Semiconductor Corporation In situ, one step, formation of selective hemispherical grain silicon layer, and a nitride-oxide dielectric capacitor layer, for a DRAM application
KR20000043900A (en) * 1998-12-29 2000-07-15 김영환 Method for forming charge storage electrode of capacitor
KR20010059998A (en) * 1999-12-31 2001-07-06 박종섭 Forming method for capacitor of semiconductor device
JP2001196562A (en) * 2000-01-17 2001-07-19 Nec Corp Method of manufacturing cylindrical capacitor element

Also Published As

Publication number Publication date
KR20040043831A (en) 2004-05-27

Similar Documents

Publication Publication Date Title
US6261967B1 (en) Easy to remove hard mask layer for semiconductor device fabrication
USRE45232E1 (en) Method of forming a contact plug for a semiconductor device
JP2007110088A (en) Semiconductor integrated circuit device and method for manufacturing the same
CN112750760A (en) Self-aligned double patterning
US6395615B2 (en) Selective silicon formation for semiconductor devices
JP3172832B2 (en) Method for manufacturing capacitor of semiconductor device
US20090302419A1 (en) Method of modifying surface area and electronic device
KR100927785B1 (en) Capacitor Formation Method for Semiconductor Device
JP2004023078A (en) Method for manufacturing semiconductor device
KR100471401B1 (en) Method for fabrication of contact pad of semiconductor device
JP2830705B2 (en) Method for manufacturing semiconductor device
KR101051987B1 (en) Semiconductor device and manufacturing method thereof
KR20090043325A (en) Method for forming capacitor of semiconductor device
KR100565767B1 (en) Capacitor in semiconductor device and method for manufacturing the same
JP3830762B2 (en) Structuring method of metal layer or metal silicide layer
KR100548598B1 (en) Method for fabricating capacitor in semiconductor device
US20040259344A1 (en) Method for forming a metal layer method for manufacturing a semiconductor device using the same
JP4082673B2 (en) Manufacturing method of semiconductor device
KR100801306B1 (en) Method for fabricating capacitor in semiconductor device
CN1331212C (en) Method for manufacturing integrated circuit
KR100616495B1 (en) Method for fabrication of semiconductor device enable to decrease inter-layer lattice mismatch between silicon layer and silicon thin film
KR20230052079A (en) Method for forming fine patterns of semiconductor device
KR100485159B1 (en) Formation method of contact hole in semiconductor device
KR19990031793A (en) Capacitor Formation Method of Semiconductor Device Using Hemispherical Grain Layer
JP2000031087A (en) Semiconductor device and fabrication thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 11