KR960038745A - 다수의 신호를 메모리에 동시 기록하기 위한 방법 및 장치 - Google Patents
다수의 신호를 메모리에 동시 기록하기 위한 방법 및 장치 Download PDFInfo
- Publication number
- KR960038745A KR960038745A KR1019950009709A KR19950009709A KR960038745A KR 960038745 A KR960038745 A KR 960038745A KR 1019950009709 A KR1019950009709 A KR 1019950009709A KR 19950009709 A KR19950009709 A KR 19950009709A KR 960038745 A KR960038745 A KR 960038745A
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- data
- signals
- bit rate
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Dram (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
본 발명은 둘 이상의 신호를 동시에 기록할 수 있는 VCR에서 메모리를 분할하여 입력 비트 전송율이 최대인 경우 분할된 메모리 전체를 입력신호를 기록하는데 사용하고, 입력 비트 전송율이 낮아짐에 따라서 분할된 각 메모리를 각각의 입력신호를 기록하는데 사용할 수 있도록 하는 다수의 신호를 메모리에 동기 기록하기 위한 방법 및 장치에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 바람직한 실시예에 따른 다수의 신호를 메모리에 동시 기록하기 위한 장치를 나타내는 구성도, 제3도는 제2도의 장치에서 하나의 신호를 메모리에 기록하는 경우에 대한 각 구성의 제어타이밍도, 제4도는 제2도의 장치에서 두 신호를 메모리에 동시 기록하는 경우에 대한 각 구성의 제어타이밍도
Claims (11)
- N 비트 전송율의 신호를 입력받아 저장하고, 저장한 신호를 일정단위로 읽어내어 신호 처리하는 디지탈 VCR의 메모리에 다수의 신호를 동시에 기록하기 위한 장치에 있어서, M(≤N) 비트 전송율의 다수 신호를 각각 입력받아 데이타와 클럭을 추출하기 위한 다수의 튜너들; 상기 튜너에서 추출된 클럭에 의해 쓰기어드레스를 증가시키고, 증가된 쓰기어드레스를 출력하는 쓰기어드레스발생부; 상기 튜너에서 추출된 데이타를 일정단위의 병렬데이타로 변환하는 직렬-병렬변환부; 입력신호의 비트 전송율에 관한 정보와 다수의 신호를 동시에 기록할 것인지에 관한 정보에 따라 각 구성의 동작을 제어하기 위한 제어신호를 발생하고, N 비트 전송율의 신호 처리 주파수와 동일한 주파수의 클럭을 발생하는 메모리제어부; 상기 메모리제어부에서 발생된 클럭에 의해 읽기어드레스를 증가시키고, 증가된 읽기어드레스를 출력하는 읽기어드레스발생부; 및 상기 메모리제어부의 제어신호에 따라 교훈적으로 상기 쓰기어드레스 발생부에서 발생된 쓰기어드레스가 지시하는 위치에 상기 직렬-병렬변환부에서 출력된 병렬데이타를 저장하고, 상기 읽기어드레스발생부에서 발생된 읽기어드레스가 지시하는 위치에 저장되어 있는 데이타를 일정단위로 읽어내는 다수의 메모리들을 포함하는 다수의 신호를 메모리에 동시 기록하기 위한 장치.
- 제1항에 있어서, 상기 다수의 메모리는 N 비트 전송유을 저장할 수 있는 용량의 메모리를 다수개로 분할한 형태인 것을 특징으로 하는 다수의 신호를 메모리에 동시 기록하기 위한 장치.
- 제1항에 있어서, 상기 직렬-병렬변환부에는 병렬형태로 변환된 다수 신호의 각 데이타를 상기 메모리제어부의 제어신호에 의해 선택되어 출력하는 멀티플렉서가 연결되는 것을 특징으로 하는 다수의 신호를 메모리에 동시 기록하기 위한 장치.
- 제2항에 있어서, 상기 다수의 메모리 진단에는 메모리에서 독출된 데이타와 저장하기 위해 입력되는 데이타 사이에 간섭이 일어나지 않도록 상기 메모리제어부의 제어신호에 따라 메모리에서 데이타 독출시 디스에이블상태가 되고, 메모리에 데이타 저장시 인에이블상태가 되는 각각의 버퍼가 연결되는 것을 특징으로 하는 다수의 신호를 메모리에 동시 기록하기 위한 장치.
- 제4항에 있어서, 상기 다수의 메모리 전단에는 상기 쓰기어드레스발생부에서 발생된 쓰기어드레스와 상기 읽기어드레스발생부에서 발생된 읽기어드레스를 상기 메모리제어부의 제어신호에 따라 선택하여 출력하는 각각의 멀티플레서가 연결되는 것을 특징으로 하는 다수의 신호를 메모리에 동시 기록하기 위한 장치.
- 제5항에 있어서, 상기 쓰기어드레스발생부에는 N 비트 전송율의 한 신호를 상기 다수의 메모리에 저장하거나 M 비트 전송율의 다수 신호를 동시에 상기 다수의 메모리에 각각 저장할 수 있도록 상기 메모리제어부의 제어신호에 따라 발생된 다수의 쓰기어드레스신호를 선택하여 출력하는 멀티플렉서가 연결되는 것을 특징으로 하는 다수의 신호를 메모리에 동시 기록하기 위한 장치.
- 제6항에 있어서, 상기 다수의 메모리에는 상기 메모리제어부의 제어신호에 따라 각 메모리에서 독출되는 데이타를 선택하여 출력하는 데이타 선택부가 연결되는 것을 특징으로 하는 다수의 신호를 메모리에 동시 기록하기 위한 장치.
- 다수의 신호를 메모리에 동시 기록하기 위한 방법에 있어서, N 비트 전송율의 한 신호가 입력되는 경우 상기 메모리에 교번적으로 입력신호를 저장 및 독출하는 과정; 및 M(〈N) 비트 전송율의 다수 신호가 입력되는 경우 상기 메모리를 분할하여 각 분할된 메모리에 순서적으로 다수의 신호를 동시에 저장 및 독출하는 과정을 포함하는 다수의 신호를 메모리에 동시 기록하기 위한 방법.
- 제8항에 있어서, 상기 N 비트 전송율의 한 신호를 저장 및 독출하는 과정은 N 비트 전송율의 신호를 입력받아 데이타와 클럭을 추출하는 단계; 상기 추출된 클럭에 의해 쓰기어드레스를 증가시키고, 증가된 쓰기어드레스를 출력하는 쓰기어드레스발생단계; 상기 추출된 데이타를 일정단위의 병렬데이타로 변환하는 직렬-병렬 변환단계; 입력되는 N 비트 전송율의 신호 처리 주파수와 동일한 주파수의 클럭에 의해 읽기어드레스를 증가 시키고, 증가된 읽기어드레스를 출력하는 읽기어드레스발생단계; 및 소정제어신호에 의해 교번적으로 상기 발생된 쓰기어드레스가 지시하는 위치에 상기 변환된 병렬데이타를 저장하고, 상기 발생된 읽기어드레스가 지시하는 위치에 저장되어 있는 데이타를 일정단위로 읽어내는 단계로 이루어지는 것을 특징으로 하는 다수의 신호를 메모리에 동시 기록하기 위한 방법.
- 제8항에 있어서, 상기 M 비트 전송율의 다수 신호를 동시에 저장 및 독출하는 과정은 M 비트 전송율의 다수 신호를 입력받아 각 신호의 데이타와 클럭을 추출하는 단계; 상기 추출된 클럭에 의해 쓰기어드레스를 증가시키고, 증가된 쓰기어드레스를 출력하는 쓰기어드레스발생단계; 상기 추출된 데이타를 일정단위의 병렬데이타로 변환하는 직렬-병렬변환단게; 입력되는 N 비트 전송율의 신호처리 주파수와 동일한 주파수의 클럭에 의해 읽기어드레스를 증가시키고, 증가된 읽기어드레스를 출력하는 읽기 어드레스발생단계; 및 소정 제어신호에 의해 상기 발생된 다수의 쓰기어드레스가 지시하는 위치에 대응하는 상기 변환된 병렬데이타를 각각 저장하고, 상기 발생된 읽기어드레스가 지시하는 위치에 저장되어 있는 데이타를 일정단위로 읽어내는 단계로 이루어지는 것을 특징으로 하는 다수의 신호를 메모리에 동시 기록하기 위한 방법.
- 제10항에 있어서, 상기 추출된 클럭의 주파수가 M(=N/n)이고, 읽기클럭의 주파수가 N인 경우 M 비트 전송율의 신호를 저장하는데 N 비트 전송율의 신호 저장시간에 n배가 소요되며, 독출시간은 동일한 것을 특징으로 하는 다수의 신호를 메모리에 동시 기록하기 위한 방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009709A KR0139128B1 (ko) | 1995-04-25 | 1995-04-25 | 다수의 신호를 메모리에 동시 기록하기 위한 방법 및 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009709A KR0139128B1 (ko) | 1995-04-25 | 1995-04-25 | 다수의 신호를 메모리에 동시 기록하기 위한 방법 및 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960038745A true KR960038745A (ko) | 1996-11-21 |
| KR0139128B1 KR0139128B1 (ko) | 1998-06-01 |
Family
ID=19412853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950009709A KR0139128B1 (ko) | 1995-04-25 | 1995-04-25 | 다수의 신호를 메모리에 동시 기록하기 위한 방법 및 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0139128B1 (ko) |
-
1995
- 1995-04-25 KR KR1019950009709A patent/KR0139128B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0139128B1 (ko) | 1998-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960035628A (ko) | 메모리 인터페이스 회로 및 액세스 방법 | |
| US5559994A (en) | Memory control apparatus permitting concurrent access by compressing addressing time window and multiplexing | |
| KR870003660A (ko) | 비데오 신호 재생시스템의 화상메모리 제어장치 | |
| KR0125571B1 (ko) | 음성 재생회로 | |
| KR960038745A (ko) | 다수의 신호를 메모리에 동시 기록하기 위한 방법 및 장치 | |
| KR970057687A (ko) | 피디피 티브이(pdp tv)의 메모리 장치 | |
| US5982359A (en) | Memory device for storing 9-bit video data formed of 8-bit video and 1-bit color frame information, the latter being converted to 8-bit data | |
| US5646906A (en) | Method & Apparatus for real-time processing of moving picture signals using flash memories | |
| JP3206215B2 (ja) | ディジタル信号処理装置 | |
| JP2558958B2 (ja) | メモリ制御装置 | |
| JP2661596B2 (ja) | Ｃｄ−ｒｏｍ用ｄｒａｍアドレス生成回路 | |
| KR910017360A (ko) | 디지탈 오디오 테이프 레코더의 신호처리 회로 | |
| SU1587599A1 (ru) | Устройство дл контрол доменной пам ти | |
| KR950004745A (ko) | 아날로그 데이타 샘플 및 저장회로 | |
| KR940025317A (ko) | 다중화면 발생방법 및 그에 적합한 장치. | |
| JPH0828843B2 (ja) | 映像合成装置 | |
| KR960019298A (ko) | 반도체 소자의 신호 변환장치 | |
| KR970049366A (ko) | 디지탈 신호처리를 위한 자동 아날로그 디지탈 변환 장치 | |
| JP2009204489A (ja) | パターン発生装置及び半導体試験装置 | |
| JPS63310298A (ja) | タイムスロット入替え装置 | |
| KR960043820A (ko) | 어드레스 선택장치 | |
| KR950010613A (ko) | 영상신호 저장 및 재생장치와 제어방법 | |
| KR950022801A (ko) | 오디오신호 발생장치 및 이를 내장한 캠코더 | |
| KR950025702A (ko) | 멀티 하드디스크를 이용한 비트스트림 발생장치 | |
| KR960016125A (ko) | 프로그래머블 필터 및 그 제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050128 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |