KR960038548A - 클럭지연회로 - Google Patents
클럭지연회로 Download PDFInfo
- Publication number
- KR960038548A KR960038548A KR1019950007946A KR19950007946A KR960038548A KR 960038548 A KR960038548 A KR 960038548A KR 1019950007946 A KR1019950007946 A KR 1019950007946A KR 19950007946 A KR19950007946 A KR 19950007946A KR 960038548 A KR960038548 A KR 960038548A
- Authority
- KR
- South Korea
- Prior art keywords
- inverter
- delay circuit
- clock
- clock delay
- delay
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Pulse Circuits (AREA)
Abstract
본 발명은 클럭지연 회로에 관한 것으로 각각 다른 지연시간을 갖는 클럭지연 회로를 구현함에 있어서, 레지스터에 지연시간과 관계된 데이터를 프로그래밍 하므로서 클럭지연 회로를 손쉽게 구현할 수 있는 클럭지연 회로를 제공하기 위한 것이다. 이를 위한 본 발명의 클럭지연 회로를 복수개의 인버터가 직렬로 연결되어 입력신호를 지연시키는 지연부와, 상기 지연부의 인버터 출력된 클럭신호 충, 방전하는 복수개의 캐패시터와, 상기 각 캐피시터와 인버터출력측에 병렬로 접속되어 각각의 인버터에 의해 출력된 플럭신호를 충, 방전하는 복수개의 캐패시터와, 상기 각 캐패시터와 인버터 사이에 직렬로 연결되어 캐패시터의 충, 발전을 스위칭하는 복수개의 트랜스미션(Transmission Gate)와, 원하는 지연시간에 따라 상기 각 트렌스미션게이트(Transmission Gate)의 온-오프(ON-OFF)를 제어하는 레지스터를 포함하여 구성됨을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 클럭지연 회로를 나타낸 회로도.
Claims (1)
- 복수개의 인버터가 직렬로 연결되어 입력신호를 지연시키는 지연부와, 상기 각 지연부의인버터 출력측에 병렬로 접속되어 각각의 인버터에 의해 출력된 클럭신호를 충, 방전하는 복수개의 캐패시터와, 상기 각 캐피시터와 인버터 사이에 직렬로 연결되어 캐패시터의 충, 방전을 스위칭하는 복수개의 트랜스미션(Transmission Gate)와, 원하는 지연시간에 따라 상기 각 트랜스미션(Tranmission Gate)의 온-오프(ON-OFF)를 제어하는 레지스터를 포함하여 구성됨을 특징으로 하는 클럭지연회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007946A KR0147680B1 (ko) | 1995-04-06 | 1995-04-06 | 클럭지연회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950007946A KR0147680B1 (ko) | 1995-04-06 | 1995-04-06 | 클럭지연회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960038548A true KR960038548A (ko) | 1996-11-21 |
| KR0147680B1 KR0147680B1 (ko) | 1998-09-15 |
Family
ID=19411607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950007946A KR0147680B1 (ko) | 1995-04-06 | 1995-04-06 | 클럭지연회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147680B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7382170B2 (en) * | 2006-04-18 | 2008-06-03 | Agere Systems Inc. | Programmable delay circuit having reduced insertion delay |
-
1995
- 1995-04-06 KR KR1019950007946A patent/KR0147680B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0147680B1 (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3740660A (en) | Multiple phase clock generator circuit with control circuit | |
| KR960032493A (ko) | 집적 회로 메모리 | |
| KR940018718A (ko) | 다상 클럭 발생 회로 | |
| US4542301A (en) | Clock pulse generating circuit | |
| US4389728A (en) | Frequency divider | |
| JP2549229B2 (ja) | デイジタルクロツク信号波形整形回路 | |
| US3610951A (en) | Dynamic shift register | |
| KR970063930A (ko) | 가변 지연회로와 이것을 사용한 링 발진기 및 펄스폭 가변회로 | |
| EP0328339B1 (en) | Frequency-dividing circuit | |
| KR960019303A (ko) | 반도체 메모리장치의 비중첩신호 발생회로 | |
| KR960038548A (ko) | 클럭지연회로 | |
| US3676709A (en) | Four-phase delay element | |
| US4565934A (en) | Dynamic clocking system using six clocks to achieve six delays | |
| KR100353103B1 (ko) | 펄스발생회로 | |
| US4034242A (en) | Logic circuits and on-chip four phase FET clock generator made therefrom | |
| KR970076821A (ko) | 래치회로 | |
| KR100216273B1 (ko) | 듀티 사이클 제어 회로 | |
| US5012497A (en) | High speed frequency divider circuit | |
| KR19980014199A (ko) | 2비트 리니어 버스트 시퀸스를 구현하는 카운터 회로 | |
| SU1676093A1 (ru) | Многофункциональный логический модуль | |
| KR900005300B1 (ko) | 주파수 채배회로 | |
| JPS62117411A (ja) | パルス幅制御回路 | |
| KR960036334A (ko) | 가변형 지연회로 | |
| JP3003217B2 (ja) | 高速分周回路 | |
| KR0156825B1 (ko) | 프리차지 신호 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130422 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 17 |
|
| EXPY | Expiration of term |