KR960036675A - 플래쉬메모리를 사용하는 동영상신호 실시간 처리방법 및 그 장치 - Google Patents

플래쉬메모리를 사용하는 동영상신호 실시간 처리방법 및 그 장치 Download PDF

Info

Publication number
KR960036675A
KR960036675A KR1019950004705A KR19950004705A KR960036675A KR 960036675 A KR960036675 A KR 960036675A KR 1019950004705 A KR1019950004705 A KR 1019950004705A KR 19950004705 A KR19950004705 A KR 19950004705A KR 960036675 A KR960036675 A KR 960036675A
Authority
KR
South Korea
Prior art keywords
stage
flash memory
video signal
register
time processing
Prior art date
Application number
KR1019950004705A
Other languages
English (en)
Other versions
KR0180679B1 (ko
Inventor
이승호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950004705A priority Critical patent/KR0180679B1/ko
Priority to US08/612,415 priority patent/US5646906A/en
Priority to JP08049735A priority patent/JP3108008B2/ja
Publication of KR960036675A publication Critical patent/KR960036675A/ko
Application granted granted Critical
Publication of KR0180679B1 publication Critical patent/KR0180679B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Memory System (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 플래쉬메모리(Flash Memory)를 사용하여 동영상(Moving Picture) 신호를 처리하는 방법 및 그 장치에 관한 것으로서 특히, 다단의 플래쉬메모리를 사용하는 시간분할기법을 사용하여 도영상 신호를 실시간(Real Time)에 기록 · 재생할 수 있도록 하는 것을 특징으로 하는 「플래쉬메모리를 사용하는 동영상신호 실시간 처리 방법 및 그 장치」에 관한 것으로 본 발명인 「플래쉬메모리를 사용하는 동영상신호 실시간 처리 장치」에서는 다단의 래지스터부; 다단의 FIFO메모리부; 및 다단의 플래쉬메모리를 중첩하여 사용하는 시간 분할 기법에 의하여 동영상신호의 실시간 처리가 가능한 데이타 출력을 얻을 수 있다.

Description

플래쉬메모리를 사용하는 동영상신호 실시간 처리방법 및 그 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명인 「플래쉬메모리를 사용하는 동영상신호 실시간 처리 장치」의 구성을 나타내는 블럭도, 제2도는 다단 플래쉬메모리부가 4단인 본 발명의 일실시예에서의 클럭분주부의 상세도, 제4도는 다단 플래쉬메모리부가 4단인 본 발명의 일실시예에서의 다단 래지스터부의 상세도.

Claims (7)

  1. 플래쉬메모리(Flash Memory)를 사용하여 동영상신호를 처리하는 방법에 있어서, 동영상신호의 실시간 처리에 적합한 주파수를 가진 데이타입력클럭에 동기하여 제1래지스터부에 동영상신호를 입력하는 제1단계; 상기 데이타입력클럭을 분주하여 분주된 클럭들을 발생시키는 제2단계; 상기 분주된 클럭들에 동기되어 다단 래지스터부의 각 래지스터에 상기 제1래지스터부로부터 출력되는 동영상신호를 입력하는 제3단계; 상기 다단 래지스터부의 각 래지스터의 출력을 다단 FIFO메모리부의 해당 FIFO메모리에 각각 저장하는 제4단계; 상기 다단 FIFO메모리부의 각 FIFO메모리부의 출력을 다단 플래쉬메모리부의 해당 플래쉬메모리부에 각각 입력하는 제5단계; 다단 플래쉬메모리부의 각 플래쉬메모리에 저장된 동영상 신호를 차례로 재생한 후에 합성하는 제6단계를 포함하는 「플래쉬메모리를 사용하는 동영상신호 실시간 처리 방법」.
  2. 제1항에 있어서, 상기 제4단계의 다단 FIFO메모리부의 각 FIFO메모리에 저장되는 데이타는 플래쉬메모리의 기록 · 재생되는 용량만큼인 것임을 특징으로 하는 「플래쉬메모리를 사용하는 동영상신호 실시간 처리 방법」.
  3. 플래쉬메모리(Flash Memory)를 사용하여 동영상신호를 처리하는 장치에 있어서, 동영상신호의 실시간 처리에 적합한 주파수를 가진 데이타입력클럭에 동기하여 동영상신호를 입·출력하는 제1래지스터부; 상기 데이타입력클럭을 분주하여 분주된 클럭들을 발생시키는 클럭분주부; 상기 부준된 클럭에 동기되어 제1래지스터부로부터 출력된 데이타를 저장하는 레지스터들이 중첩된 다단 레지스터부; 상기 다단 레지스터부의 각 레지스터로부터 출력되는 데이타를 저장할 수 있도록 FIFO메모리가 중첩된 다단 FIFO메모리부; 상기 다단 FIFO메모리부의 각 단의 FIFO메모리로부터 출력되는 데이타를 저장할 수 있도록 플래쉬메모리가 중첩된 다단 플래쉬메모리부를 포함하는 「플래쉬메모리를 사용하는 동영상신호 실시간 처리 장치」.
  4. 제3항에 있어서, 상기 다단 FIFO메모리부의 각 단은 수개의 FIFO메모리가 직렬로 연결되어 있는 것임을 특징으로 하는 「플래쉬메모리를 사용하는 동영상신호 실시간 처리 장치」.
  5. 제4항에 있어서, 상기 다단 FIFO메모리부의 각 단의 직렬로 연결된 각각의 FIFO메모리에는 플래쉬메모리의 기록·재새오디는 용량만큼의 데이타가 저장되도록 하는 장치를 더 구비한 것임을 특징으로 하는 「플래쉬메모리를 사용하는 동영상신호 실시간 처리 장치」.
  6. 제3항 내지 제5항중 어느 한 항에 있어서, 상기 제1레지스터부는 D-플립플럽으로 구성된 것임을 특징으로 하는 「플래쉬메모리를 사용하는 동영상신호 실시간 처리 장치」.
  7. 제3항 내지 제5항중 어느 한 항에 있어서, 상기 다단 레지스터부의 각 단의 레지스터는 D-플립플럽으로 구성된 것임을 특징으로 하는 「플래쉬메모리를 사용하는 동영상신호 실시간 처리 장치」.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950004705A 1995-03-08 1995-03-08 플래쉬메모리를 사용하는 동영상신호 실시간처리방법 및 그 장치 KR0180679B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950004705A KR0180679B1 (ko) 1995-03-08 1995-03-08 플래쉬메모리를 사용하는 동영상신호 실시간처리방법 및 그 장치
US08/612,415 US5646906A (en) 1995-03-08 1996-03-07 Method & Apparatus for real-time processing of moving picture signals using flash memories
JP08049735A JP3108008B2 (ja) 1995-03-08 1996-03-07 フラッシュメモリを用いる動映像信号実時間処理方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004705A KR0180679B1 (ko) 1995-03-08 1995-03-08 플래쉬메모리를 사용하는 동영상신호 실시간처리방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR960036675A true KR960036675A (ko) 1996-10-28
KR0180679B1 KR0180679B1 (ko) 1999-05-01

Family

ID=19409405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004705A KR0180679B1 (ko) 1995-03-08 1995-03-08 플래쉬메모리를 사용하는 동영상신호 실시간처리방법 및 그 장치

Country Status (3)

Country Link
US (1) US5646906A (ko)
JP (1) JP3108008B2 (ko)
KR (1) KR0180679B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731809B1 (en) * 1998-04-28 2004-05-04 Brother Kogyo Kabushiki Kaisha Moving picture data compression device
EP2068561A1 (en) * 2007-11-29 2009-06-10 Deutsche Thomson OHG Method and device for recording of frames
US10170166B1 (en) * 2017-09-08 2019-01-01 Winbond Electronics Corp. Data transmission apparatus for memory and data transmission method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949333A (en) * 1987-04-02 1990-08-14 Advanced Micro Devices, Inc. Enhanced universal asynchronous receiver-transmitter
JPH01182992A (ja) * 1988-01-14 1989-07-20 Mitsubishi Electric Corp 半導体記憶装置
JPH04301290A (ja) * 1991-03-28 1992-10-23 Nec Corp 先入れ先出しメモリ回路
US5412611A (en) * 1992-03-17 1995-05-02 Fujitsu, Limited FIFO memory device capable of writing contiguous data into rows
US5291457A (en) * 1992-02-20 1994-03-01 Vlsi Technology, Inc. Sequentially accessible non-volatile circuit for storing data
US5432741A (en) * 1994-03-17 1995-07-11 Texas Instruments Incorporated Circuit for permanently disabling EEPROM programming
US5526316A (en) * 1994-04-29 1996-06-11 Winbond Electronics Corp. Serial access memory device
US5570040A (en) * 1995-03-22 1996-10-29 Altera Corporation Programmable logic array integrated circuit incorporating a first-in first-out memory

Also Published As

Publication number Publication date
JP3108008B2 (ja) 2000-11-13
KR0180679B1 (ko) 1999-05-01
US5646906A (en) 1997-07-08
JPH08289245A (ja) 1996-11-01

Similar Documents

Publication Publication Date Title
US5913229A (en) Buffer memory controller storing and extracting data of varying bit lengths
KR950004253A (ko) 카라오케장치의 백코러스재생장치
KR960036675A (ko) 플래쉬메모리를 사용하는 동영상신호 실시간 처리방법 및 그 장치
KR100209039B1 (ko) 기억 회로
KR890010908A (ko) 프레임 메모리 회로
KR970009398A (ko) 영상신호의 병렬처리방법 및 그 장치
CA1334870C (en) Speech synthesizer using shift register sequence generator
JPH05161094A (ja) デジタルビデオラインを記憶するためのプログラマブル装置
KR910009064A (ko) 모자이크 효과 발생 장치
JPH02122741A (ja) 多重化フレーム変換回路
JPH0272744A (ja) インターフェース装置
KR920000047A (ko) 음향 데이타 출력회로
JPS63131735A (ja) 多重フレ−ムアライナ
JPH07175648A (ja) マイクロプログラム制御装置
KR940023195A (ko) 멀티비젼 시스템의 화상처리 메모리 회로
JPH06233364A (ja) データ位相変換装置
KR960028195A (ko) 디지탈영상신호처리시스템의 스위칭노이즈제거장치
KR950026244A (ko) 화상편집장치
JPH0312733A (ja) 記憶装置
JPH0566246A (ja) メモリ・シーケンサ
JPH04102080U (ja) 波形発生器
JPS61163398A (ja) 音声出力装置
JPS6148221A (ja) 遅延デ−タ発生装置
KR940023040A (ko) 불연속데이타의 연속적 처리를 위한 복호화방법 및 그 장치
JPH0548556A (ja) データ挿入回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081127

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee