KR960036668A - 내노이즈성이 개선된 라인 락 장치 - Google Patents

내노이즈성이 개선된 라인 락 장치 Download PDF

Info

Publication number
KR960036668A
KR960036668A KR1019950006763A KR19950006763A KR960036668A KR 960036668 A KR960036668 A KR 960036668A KR 1019950006763 A KR1019950006763 A KR 1019950006763A KR 19950006763 A KR19950006763 A KR 19950006763A KR 960036668 A KR960036668 A KR 960036668A
Authority
KR
South Korea
Prior art keywords
terminal
output
signal
phase
trigger
Prior art date
Application number
KR1019950006763A
Other languages
English (en)
Other versions
KR100247288B1 (ko
Inventor
최용학
Original Assignee
이대원
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업 주식회사 filed Critical 이대원
Priority to KR1019950006763A priority Critical patent/KR100247288B1/ko
Publication of KR960036668A publication Critical patent/KR960036668A/ko
Application granted granted Critical
Publication of KR100247288B1 publication Critical patent/KR100247288B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H04N7/181—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast for receiving images from a plurality of remote sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Synchronizing For Television (AREA)

Abstract

위상 검출 수단과, 위상 조정 수단과, 위상 비교 수단과, 전압 제어 발진 수단으로 이루어져 다수의 시시디 카메라의 영상 동기를 맞추는 라인락 장치에 있어서, 상기한 위치 조정 수단이, 상기 위상 검출 수단에서 출력되는 신호에 따라 트리거되어 해당하는 펄스 신호를 출력하면서, 설정된 시정수 동안 입력되는 신호는 트리거시키지 않는 트리거 제한부와; 상기 트리거 제한부에서 출력되는 신호를 입력으로 하여 설정된 시정수에 따라 지연시켜 해당하는 펄스 신호를 출력하는 지연 시간 조정부와; 상기 트리거 제한부와 지연 시간 조정부에서 출력되는 신호를 입력으로 하여, 부정곱 논리 연산하여 출력하는 비교 출력부로 이루어진 내노이즈성이 개선된 라인락 장치는, 라인 위상 조정 수단의 단안정 바이브레이터의 출력 신호를 다시 폴링 에지 신호로 피이드백시켜, 설정된 시정수 동안에는 트리거되지 않도록 하므로써, AC전원에서 서지가 발생하는 경우에도 그에 따른 노이즈를 제거하여 정상적인 신호를 출력할 수 있으며, 또한, 라인 위상 조정부의 각 단안정 바이브레이터에서 출력되는 신호를 배타적 논리합 연산에 따라 비교 출력하므로써, 입력되는 전원의 주기 이상의 시정수가 설정된 경우에도 정상적인 기준 위상 신호를 출력할 수 있다.

Description

내노이즈성이 개선된 라인 락 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제9도는 이발명의 실시예에 따른 라인락 장치의 라인 위상 조정부의 구성블럭도이고, 제10도는 이 발명의 실시예에 따른 라인락 장치의 라인 위상 조정부의 상세회로도이고, 제11도는 이 발명의 실시예에 따른 서지 발생시의 라인 위상 조정부의 신호파형도이다.

Claims (6)

  1. 입력되는 AC 전원의 위상을 검출하여 해당하는 전기적인 펄스 신호를 출력하는 위상 검출 수단과; 상기 위상 검출 수단에서 출력되는 펄스 신호를 위상으로 조절하여 수직 동기 신호와 동일한 진폭을 가지는 기준 위상 신호를 출력하는 위상 조정 수단과; 상기 위상 조정 수단에서 출력되는 기준 위상 신호와 입력되는 수직 동기 신호인 비교 위상 신호를 비교하여, 상기 기준 위상 신호와 비교 위상 신호의 위상 차이에 해당하는 신호를 출력하는 위상 비교 수단과; 상기 위상 비교 수단에서 출력되는 신호에 따라 카메라의 영상 동기를 맞추기 위한 발진 클락의 주파수를 가변시켜 출력하는 전압 제어 발진 수단으로 이루어져 다수의 시시디 카메라의 영상 동기를 맞추는 라인락 장치에 있어서, 상기한 위상 조정 수단이, 상기 위상 검출 수단에서 출력되는 신호에 따라 트리거되어 해당하는 펄스 신호를 출력하면서, 설정된 시정수 동안 입력되는 신호는 트리거시키지 않는 트리거 제한부와; 상기 트리거 제한부에서 출력되는 신호를 입력으로 하여 설정된 시정수에 따라 지연시켜 해당하는 펄스 신호를 출력하는 지연 시간 조정부와; 상기 트리거 제한부와 지연 시간 조정부에서 출력되는 신호를 입력으로 하여, 부정곱 논리 연산하여 출력하는 비교 출력부로 이루어지는 것을 특징으로 하는 내노이즈성이 개선된 라인락 장치.
  2. 제1항에 있어서, 상기한 트리거 제한부는, 일측 단자가 전원에 연결된 저항과; 일측 단자가 상기 저항의 타측 단자에 연결된 캐패시터와; 라이징 에지 트리거 단자는 상기 위상 검출 수단과 출력단에 연결되고, 제1연결 단자가 상기 캐패시터(C1)의 타측 단자에 연결되고, 제2연결 단자가 저항의 타측 단자에 연결되고, 반진 출력 단자가 폴링 에지 트리거 단자에 연결된 제1단안정 바이브레이터로 이루어지는 것을 특징으로 하는 내노이즈성이 개선된 라인락 장치.
  3. 제1항에 있어서, 상기한 지연 시간 조정부는, 일측 단자가 전원에 연결된 가변 저항과; 일측 단자가 상기 가변 저항의 타측 단자에 연결된 캐패시터와; 라이징 에지 트리거 단자가 상기 트리거 제한부의 출력 단자에 열결되고, 제1연결 단자가 상기 캐패시터의 타측 단자에 연결되고, 제2연결 단자가 가변 저항의 타측 단자에 연결되고, 폴링 에지 트리거 단자는 전원에 연결된 제2단안정 바이브레이터로 이루어지는 것을 특징으로 하는 내노이즈성이 개선된 라인락 장치.
  4. 제1항에 있어서, 상기한 비교 출력부는, 일측 단자가 상기 제1단안정 바이브레이터의 출력 단자에 연결된 저항(R2)과; 일측단자가 전원에 연결되고 타측 단자가 상기 저항(R2)의 타측 단자에 연결된 자항(R3)과; 일측 단자가 상기 저항(R3)의 타측 단자에 연결되고 타측 단자가 상기 제2안정 바이브레이터의 출력단자에 연결된 저항(R4)과; 베이스 단자가 상기 저항(R2)의 타측 단자에 연결되고 에미터 단자가 전원 단자에 연결된 트랜지스터(T1); 일측 단자가 상기 트랜지스터(T1)의 콜렉터 단자에 연결되고 타측 단자가 접지된 저항(R5)으로 이루어지는 것을 특징으로 하는 내노이즈서잉 개선된 라인락 장치.
  5. 제1항에 있어서, 상기한 비교 출력부는, 제1입력 단자가 상기 제1단안정 바이브레이터의 출력 단자에 연결되고, 제2입력 단자가 상기 제2단안정 바이브레이터의 출력 단자에 연결된 난드 케이트로 구성되는 것을 특징으로 하는 내노이즈성이 개선된 라인락 장치.
  6. 다수의 시시디 카메라의 영상 동기를 맞추는 라인락 장치에 있어서, 입력되는 전원의 위상 조정 수단이 상기 위상 검출 수단에서 출력되는 신호에 따라 트리거되어 해당하는 펄스 신호를 출력하면서, 설정된 시정수 동안 입력되는 신호는 트리거시키지 않는 트리거 제한부와; 상기 트리거 제한부에서 출력되는 신호를 입력으로 하여 설정된 시정수에 따라 지연시켜 해당하는 펄스 신호를지 출력하는 지연 시간 조정부와; 상기 트리거 제한부와 지연 시간 조정부에서 출력되는 신호를 입력으로 하여, 부정곱 논리 연산하여 출력하는 비교 출력부로 이루어지는 것을 특징으로 하는 내노이즈성이 개선된 라인락 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006763A 1995-03-28 1995-03-28 내노이즈성이 개선된 라인 락 장치 KR100247288B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006763A KR100247288B1 (ko) 1995-03-28 1995-03-28 내노이즈성이 개선된 라인 락 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006763A KR100247288B1 (ko) 1995-03-28 1995-03-28 내노이즈성이 개선된 라인 락 장치

Publications (2)

Publication Number Publication Date
KR960036668A true KR960036668A (ko) 1996-10-28
KR100247288B1 KR100247288B1 (ko) 2000-03-15

Family

ID=19410750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006763A KR100247288B1 (ko) 1995-03-28 1995-03-28 내노이즈성이 개선된 라인 락 장치

Country Status (1)

Country Link
KR (1) KR100247288B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973483B1 (ko) 2003-11-27 2010-08-03 엘지전자 주식회사 카메라 라인-락에서의 동기신호 위상 변이장치
KR101644296B1 (ko) * 2014-05-26 2016-08-02 (주) 루트세미콘 Led 구동용 주파수 제어 회로
KR20210061700A (ko) 2019-11-20 2021-05-28 김현호 이동이 용이한 광고용 입간판

Also Published As

Publication number Publication date
KR100247288B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
JP3399945B2 (ja) データ・スライサ
KR960036668A (ko) 내노이즈성이 개선된 라인 락 장치
US4737723A (en) Drop-out detection circuit
DE69613282T2 (de) Vorrichtung zur ableitung eines taktsignals aus einem synchronsignal und videoaufzeichnungsgerät ausgestattet mit einer derartigen schaltungsanordnung
KR850003934A (ko) 전자진각식(電子進角式)점화장치
US3510578A (en) Television camera power supply
US4954784A (en) Phase adjustment circuit
US4849830A (en) Picture stabilizing circuit for generating a forced synchronizing signal
JPS60145772A (ja) ゲート・パルス発生器
JP2936800B2 (ja) 信号発生装置
KR920010030B1 (ko) 동기신호의 주파수에 대응하는 펄스폭을 가지는 클램프펄스 발생회로
KR900005776A (ko) 텔레비젼 신호 처리용 회로장치
US3944883A (en) Retrace pulse generator having improved noise immunity
US5357545A (en) Synchronizing signal detecting circuit
US5889421A (en) Device for detecting the locking of an automatic gain control circuit
KR910008243Y1 (ko) 리세트 회로
US5977802A (en) Circuit for processing vertical synchronization signals including a polarity detection circuit
KR970008061A (ko) 자동 제어 녹음 회로 오동작 방지 회로가 부가된 녹음/재생 제어 신호 발생장치
JPS62234189A (ja) 映像位相回路
KR0128399Y1 (ko) 모니터의 전원 동기화장치
KR940001840Y1 (ko) 모니터의 모드 자동절환 회로
KR900002361Y1 (ko) 디지탈 클럭 신호 감시회로
JP3064311B2 (ja) バーストフラグ回路
KR19980067982A (ko) 위상동기루프의 위상검출 출력회로
KR950033785A (ko) 모니터의 무신호시 클램프 신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee