KR100247288B1 - 내노이즈성이 개선된 라인 락 장치 - Google Patents

내노이즈성이 개선된 라인 락 장치 Download PDF

Info

Publication number
KR100247288B1
KR100247288B1 KR1019950006763A KR19950006763A KR100247288B1 KR 100247288 B1 KR100247288 B1 KR 100247288B1 KR 1019950006763 A KR1019950006763 A KR 1019950006763A KR 19950006763 A KR19950006763 A KR 19950006763A KR 100247288 B1 KR100247288 B1 KR 100247288B1
Authority
KR
South Korea
Prior art keywords
terminal
signal
output
phase
trigger
Prior art date
Application number
KR1019950006763A
Other languages
English (en)
Other versions
KR960036668A (ko
Inventor
최용학
Original Assignee
유무성
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업주식회사 filed Critical 유무성
Priority to KR1019950006763A priority Critical patent/KR100247288B1/ko
Publication of KR960036668A publication Critical patent/KR960036668A/ko
Application granted granted Critical
Publication of KR100247288B1 publication Critical patent/KR100247288B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/284—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator monostable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronizing For Television (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

위상 검출 수단과, 위상 조정 수단과, 위상 비교 수단과, 전압 제어 발진 수단으로 이루어져 다수의 시시디 카메라의 영상 동기를 맞추는 라인락 장치에 있어서, 상기한 위상 조정 수단이, 상기 위상 검출 수단에서 출력되는 신호에 따라 트리거되어 해당하는 펄스 신호를 출력하면서, 설정된 시정수 동안 입력되는 신호는 트리거시키지 않는 트리거 제한부와; 상기 트리거 제한부에서 출력되는 신호를 입력으로 하여 설정된 시정수에 따라 지연시켜 해당하는 펄스 신호를 출력하는 지연 시간 조정부와; 상기 트리거 제한부와 지연 시간 조정부에서 출력되는 신호를 입력으로 하여, 부정곱 논리 연산하여 출력하는 비교 출력부로 이루어지 내노이즈성이 개선된 라인락 장치는, 라인 위상 조정 수단의 단안정 바이브레이터의 출력 신호를 다시 폴링 에지 신호로 피이드백시켜, 설정된 시정수 동안에는 트리거되지 않도록 하므로써, AC 전원에서 서지가 발생하는 경우에도 그에 따른 노이즈를 제거하여 정상적인 신호를 출력할 수 있으며, 또한, 라인 위상 조정부의 각 단안정 바이브레이터에서 출력되는 신호를 배타적 논리합 연산에 따라 비교 출력하므로써, 입력되는 전원의 주기 이상의 시정수가 설정된 경우에도 정상적인 기준 위상 신호를 출력할 수 있다.

Description

내노이즈성이 개선된 라인 락 장치
제1도는 일반적인 다수의 시시디 카메라 사용시의 구성도이고,
제2도는 일반적인 라인락 각도의 표시 상태도이고,
제3도는 종래의 라인락 장치의 구성도이고,
제4도는 종래의 라인락 장치의 신호 파형도이고,
제5도는 종래의 라인락 장치의 라인 위상 조정부의 구성 블럭도이고,
제6도는 종래의 라인락 장치의 라인 위상 조정부의 상세 회로도이고,
제7도는 종래의 서지 발생시 라인 위상 조정부의 신호 파형도이고,
제8도는 종래의 시정수가 전원 주기 이상인 경우의 신호 파형도이고,
제9도는 이 발명의 실시예에 따른 라인락 장치의 라인 위상 조정부의 구성 블럭도이고,
제10도는 이 발명의 실시예에 따른 라인락 장치의 라인 위상 조정부의 상세 회로도이고,
제11도는 이 발명의 실시예에 따른 서지 발생시의 라인 위상 조정부의 신호 파형도이고,
제12도는 이 발명의 실시예에 따른 시정수가 전원 주기 이상인 경우의 신호 파형도이다.
이 발명은 내노이즈성이 개선된 라인락(line lock) 장치에 관한 것으로 더욱 상세하게 말하자면, 다수의 시시디(CCD : Charge Coupled Device) 카메라를 사용하는 경우에는 각 카메라의 영상 동기를 맞추기 위한 신호를 출력하는 라인락 장치에 있어서, 서지(surge) 발생시에 라인 위상 조정부가 노이즈를 제거하여 정상적인 신호를 출력하여 카메라의 영상 동기를 맞추기 위한 내노이즈성이 개선된 라인락 장치에 관한 것이다.
일반적으로 시시디 카메라의 사용 분야는 넓어지고 있으며, 감시용 시시디 카메라를 여러대 설치한 다음 한대의 모니터를 이용하여 감시하고자 하는 경우에는, 디지탈 4분할 장치나 자동 스위치 장치(auto switcher)를 사용하여야 한다.
상기 디지탈 4분할 장치는 각 시시디 카메라의 영상 동기를 일치시키지 않아도 되는 장점이 있으나, 가격이 자동 스위치 장치의 5배 이상이 되는 단점이 있다.
따라서, 대부분 다수의 시시디 카메라를 사용하는 경우에는 자동 스위치 장치를 이용하여 다수의 시시디 카메라를 한대의 모니터로 관찰한다.
그러나, 상기와 같이 자동 스위치 장치를 이용하여 다수의 시시디 카메라에서 촬영되는 영상을 보고자 하는 경우에, 각 시시디 카메라의 영상 동기가 맞지 않으면 카메라 절환시 화면상에 흑색띠 형태의 노이즈가 발생하고 화면이 펄럭거렸다 안정되는 현상이 발생하게 된다.
그러므로, 상기와 같이 좋지 못한 화면이 발생하지 않도록 하기 위해서는 모든 카메라의 화상 동기를 일치시켜주어야 한다.
일반적으로 라인락은 AC(Alternating Current) 전원 라인으로부터 기준 위상 정보를 받아 화상 동기를 맞추는 방식이다. 이와 같이 동기 방식이 가능한 것은 해당 지역의 방송 방식이 수직 동기 주파수와 그 지역의 전원 주파수가 일치하기 때문이다.
라인락 방식에 의하여 화상 동기를 맞추는 원리는 첨부된 제1도에 도시되어 있듯이, 동일한 위상으로 전원 단자에 AC 전원을 공급함으로써 공통된 위상 기준이 발생되고, 발생된 기준 위상과 카메라의 화상 동기를 비교하여 그 차이를 줄일 수 있도록 발진 클락을 제어하는 것이다.
동기화된 카메라의 영상 출력과 AC 전원의 전압 파형 및 라인락 각도(V)을 측정하는 기준을 첨부한 제2도에 도시하였다.
이하, 첨부된 도면을 참조로 하여 종래의 다수의 시시디 카메라의 화상 동기를 맞추기 위한 라인락 장치의 작용을 설명하면 다음과 같다.
제3도는 종래의 라인락 장치의 구성도이고,
제4도는 종래의 라인락 장치의 신호 파형도이고,
제5도는 종래의 라인락 장치의 라인 위상 조정부의 구성 블럭도이고,
제6도는 종래의 라인락 장치의 라인 위상 조정부의 상세 회로도이다.
제7도는 종래의 서지 발생시 라인 위상 조정부의 신호 파형도이고,
제8도는 종래의 시정수가 전원 주기 이상인 경우의 신호 파형도이다.
그러므로, 상기와 같이 좋지 못한 화면이 발생하지 않도록 하기 위해서는 모든 카메라의 화상 동기를 일치시켜주어야 한다.
일반적으로 라인락은 AC(Alternating Current) 전원 라이으로부터 기준 위상 정보를 받아 화상 동기를 맞추는 방식이다. 이와 같이 동기 방식이 가능한 것은 해당 지역의 방송 방식이 수직 동기 주파수와 그 지역의 전원 주파수가 일치하기 때문이다.
라인락 방식에 의하여 화상 동기를 맞추는 원리는 첨부된 제1도에 도시되어 있듯이, 동일한 위상으로 전원 단자에 AC 전원을 공급함으로써 공통된 위상 기준이 발생되고, 발생된 기준 위상과 카메라의 화상 동기를 비교하여 그 차이를 줄일 수 있도록 발진 클락을 제어하는 것이다.
동기화된 카메라의 영상 출력과 AC 전원의 전압 파형 및 라인락 각도(V)을 측정하는 기준을 첨부한 제2도에 도시하였다.
이하, 첨부된 도면을 참조로 하여 종래의 다수의 시시디 카메라의 화상 동기를 맞추기 위한 라인락 장치의 작용을 설명하면 다음과 같다.
제3도는 종래의 라인락 장치의 구성도이고,
제4도는 종래의 라인락 장치의 신호 파형도이고,
제5도는 종래의 라인락 장치의 라인 위상 조정부의 구성 블럭도이고,
제6도는 종래의 라인락 장치의 라인 위상 조정부의 상세 회로도이다.
제7도는 종래의 서지 발생시 라인 위상 조정부의 신호 파형도이고,
제8도는 종래의 시정수가 전원 주기 이상인 경우의 신호 파형도이다.
첨부된 제3도에 도시되어 있듯이 종래의 라인락 장치의 구성은, AC 전원 단자에 입력단이 연결된 AC 라인 위상 검출부(10)와, 상기 AC 라인 위상 검출부(10)의 출력단에 연결된 라인 위상 조정부(20)와, 상기 라인 위상 조정부(20)에서 출력되는 기준 위상 신호와 도시하지 않은 동기 신호 발생부에서 출력되는 수직 동기 신호와 비교하여 출력하는 위상 비교기(30)와, 상기 위상 비교기(30)에서 출력되는 기준 위상 신호와 비교 위상 신호의 차이 신호에 따라 클락 신호를 출력하는 전압 제어 발진부(40)로 이루어진다.
상기 라인 위상 조정부(20)의 구성은 첨부한 제5도에 도시되어 있듯이, AC 라인 위상 검출부(10)에서 출력되는 전원 펄스를 1차 지연시켜 출력하는 1차 지연 시간 조정부(21)와, 상기 1차 지연 시간 조정부(21)에서 지연 조정되어 출력되는 펄스 신호를 2차 지연시켜 기준 위상 신호를 출력하는 2차 지연부(22)로 이루어진다.
종래의 상기 라인 위상 조정부(20)는 가변저항, 고정저항, 콘덴서와 두개의 단안정 바이브레이터(monostable vibrator)로 이루어진다. 즉, 첨부한 제6도에 도시되어 있듯이 1차 지연 시간 조정부(21)는 제1단안정 바이브레이터(monostable vibrator)(211)와, 펄스폭을 조정하기 위한 가변저항(VR)과 캐패시터(C1)로 이루어지며, 2차 지연부(22)는 제2단안정 바이브레이터(221)와, 펄스폭을 조정하기 위한 저항(R1)과 캐패시터(C2)로 이루어진다.
상기 구성에 의한 종래의 라인락 장치의 작용은 다음과 같다.
시시디 카메라의 AC 전원에서 출력되는 전원이 AC 라인 위상 검출부(10)로 입력된다. 상기 AC 라인 위상 검출부(10)로 입력되는 전원은 AC 24/12V 트랜스에 의하여 카메라의 그라운드와는 절연되어 있기 때문에, 트랜스의 1차측에서는 뽑아 쓸 수 없다.
따라서, 트랜스의 2차측인 AC 전원의 위상이 180°반전된 AC 전압이 출력측 트랜지스터의 스위칭 입력 신호로 작용하여, 입력되는 스위칭 신호에 따라 해당하는 출력 신호가 라인 위상 조정부(20)로 입력된다.
상기 AC 라인 위상 검출부(10)에서 출력된 신호는 라인 위상 조정부(20)의 제1 단안정 바이브레이터(211)의 트리거 신호 단자(TR1+)로 입력된다. 상기 제1 단안정 바이브레이터(211)는 연결된 가변 저항(VR)의 시정수에 비례하는 펄스폭을 출력하고 안정된다.
상기 가변 저항(VR)의 저항값을 조정하여 라인락 각도는 첨부한 제2도에 도시되어 있듯이 AC 라인의 제로 크로스 포인트(zero cross point)를 기준으로 맞춘다.
상기 제1 단안정 바이브레이터(211)에서 출력된 신호는 제2 단안정 바이브레이터(221)로 입력되어 트리거시킨다. 상기 제2 단안정 바이브레이터(221)는 수직 동기 펄스와 동일한 진폭을 가지는 신호를 출력하여 위상 비교기(30)로 출력한다.
상기 제2 단안정 바이브레이터(221)에 연결된 저항(R1)과 캐패시터(C2)의 시정수에 따라 출력되는 신호의 펄스폭이 가변된다.
상기 위상 비교기(30)는 상기 라인 위상 조정부(20)에서 출력되는 기준 위상 신호와 도시하지 않은 동기 신호 발생부에서 출력되는 수직 동기 신호인 비교 위상 신호를 비교하여, 해당하는 차이 신호를 전압 제어 발진부(40)의 제어 전압으로 출력한다.
상기 수직 동기 신호는 카메라의 영상 출력의 수직 동기 신호로서, 수직 동기 신호의 위상은 클락 주파수에 따라 위사이 빨라지기도 하고 늦어지기도 한다.
상기 클락 주파수를 제어하는 신호는 디지탈 위상 비교기(30)의 두 입력 신호인 비교 위상 신호와 기준 위상 신호의 위상 차이만큼 발생되는 차이 출력 신호이다.
상기 위상 비교기(30)에서 출력되는 차이 출력 신호는 기준 위상보다 비교 위상이 늦어지면 클락 주파수를 높이기 위하여 +5V 전압이 위상 차이 시간만큼 출력되고, 기준 위상보다 비교 위상이 빠르면 0V 전압이 위상 차이 시간만큼 출력되며, 나머지 시간 동안은 하이 임피던스(high impedance) 상태를 유지한다.
상기 위상 비교기(30)에서 출력되는 신호는 로우 패스 필터(low pass filter)를 거쳐 전압 제어 발진부(40)의 제어 전압으로 입력된다. 상기 전압 제어 발진부(40)는 LC 발진기와 가변 용량 다이오드로 구성되어 있다.
상기 LC 발진기의 캐패시터의 용량을 변화시키면 발진 클락의 주파수를 변화시킬 수 있다. 즉, 캐패시터의 용량을 작게 하면 발진 주파수는 높아지고, 캐패시터의 용량을 크게 하면 발진 주파수를 낮출 수 있다.
상기 가변 용량 다이오드는 인가 전압에 따라 캐패시터의 용량을 바꿀 수 있도록 하는 역할 하는 것으로, 인가 전압이 높아지면 캐패시터의 용량이 작아지고, 인가 전압이 낮아지면 캐패시터 용량이 커지게 된다.
따라서, 상기 라인 위상 조정부(20)에서 출력되는 기준 위상보다 입력되는 수직 동기 신호인 비교 위상이 늦으면 위상 비교기(30)는 위상 차이 시간만큼 +5V 전압을 출력하게 되고, 상기 출력은 로우 패스 필터를 거쳐 전압 제어 발진부(40)로 입력되므로, 이전의 가변 용량 다이오드 인가 전압보다 높아지게 되어 가변 용량 다이오드의 C 값이 작아져 발진 클락 주파수가 높아지게 된다.
상기 전압 제어 발진부(40)에서 출력되는 클락 주파수가 빨라짐에 따라 도시하지 않은 동기 신호 발생부에서 출력되는 수직 동기 신호인 비교 위상은 기준 위상쪽으로 이동하여 일치하게 되므로, 카메라의 영상 동기가 전원 라인에 락(lock)되게 된다.
상기 동작은 1/60초마다 연속적으로 이루어지며, 상기 동작에 따른 신호 타이밍도는 첨부한 제4도에 도시되어 있는 바와 같다.
그러나, 종래의 라인락 장치에 있어서 첨부한 제4도에 도시되어 있듯이 카메라의 AC 전원선에 서지 노이즈가 발생하는 경우에, AC 라인 위상 검출부(10)를 통하여 라인 위상 조정부(20)로 입력된다.
이 때, 상기 라인 위상 조정부(20)의 각 단안정 바이브레이터는 발생되는 서지 전압을 제거하는 기능이 없으므로, 하나의 신호로 인식하게 되어 첨부한 제7도에 도시되어 있듯이 전원 주파수와 다른 주파수의 기준 위상 펄스를 출력하게 된다.
따라서, 서지 노이즈의 발생으로 인하여 클락 주파수가 가변되어 라인락 동기가 맞지 않게 되는 문제점이 발생한다.
또한, 라인 위상 조정부(20)이 지연되어 출력되는 신호의 펄스폭을 가변시키는 가변 저항의 공차가 ±20% 정도이므로, +20% 정도의 공차 부품인 경우에는 라인락 조정각이 360°이상이 되어 버려 1/60초 주기로 라인 위상이 출력되지 않고 1/30초 주기로 출력되어, 클락 주파수가 영상을 출력할 수 없는 주파수로 된다.
즉, 전원 주기보다 큰 시정수값이 설정된 경우 첨부된 제7도에 도시되어 있듯이 전원 주기 펄스를 상실하게 되어 라인락 동기가 어긋나는 문제점이 발생한다.
그러므로, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 다수의 시시디 카메라를 사용하는 경우에 각 카메라의 영상 동기를 맞추기 위한 신호를 출력하는 라인락 장치에 있어서, 서지 발생시에 라인 위상 조정부가 노이즈를 제거하여 정상적인 신호를 출력하므로써, 노이즈 발생시나 기준 위상 신호의 시정수가 맞지 않는 경우에도 정상적인 동기 신호를 출력하여 카메라의 영상 동기를 맞추기 위한 내노이즈성이 개선된 라인락 장치를 제공하고자 하는데 있다.
상기의 목적을 달성하기 위한 이 발명의 구성은,
입력되는 AC 전원의 위상을 검출하여 해당하는 전기적인 펄스 신호를 출력하는 위상 검출 수단과;
상기 위상 검출 수단에서 출력되는 펄스 신호를 위상으로 조절하여 수직 동기 신호와 동일한 진폭을 가지는 기준 위상 신호를 출력하는 위상 조정 수단과;
상기 위상 조정 수단에서 출력되는 기준 위상 신호와 입력되는 수직 동기 신호인 비교 위상 신호를 비교하여, 상기 기준 위상 신호와 비교 위상 신호의 위상 차이에 해당하는 신호를 출력하는 위상 비교 수단과;
상기 위상 비교 수단에서 출력되는 신호에 따라 카메라의 영상 동기를 맞추기 위한 발진 클락의 주파수를 가변시켜 출력하는 전압 제어 발진 수단으로 이루어져 다수의 시시디 카메라의 영상 동기를 맞추는 라인락 장치에 있어서,
상기한 위상 조정 수단이,
상기 위상 검출 수단에서 출력되는 신호에 따라 트리거되어 해당하는 펄스 신호를 출력하면서, 설정된 시정수 동안 입력되는 신호는 트리거시키지 않는 트리거 제한부와;
상기 트리거 제한부에서 출력되는 신호를 입력으로 하여 설정된 시정수에 따라 지연시켜 해당하는 펄스 신호를 출력하는 지연 시간 조정부와;
상기 트리거 제한부와 지연 시간 조정부에서 출력되는 신호를 입력으로 하여, 부정곱 놀이 연산하여 출력하는 비교 출력부로 이루어진다.
상기 구성에 의한 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
제9도는 이 발명의 실시예에 따른 라인락 장치의 라인 위상 조정부의 구성 블럭도이고,
제10도는 이 발명의 실시예에 따른 라인락 장치의 라인 위상 조정부의 상세 회로도이고,
제11도는 이 발명의 실시예에 따른 서지 발생시의 라인 위상 조정부의 신호 파형도이고,
제12도는 이 발명의 실시예에 따른 시정수가 전원 주기 이상인 경우의 신호 파형도이다.
이 발명의 실시예에 따른 내노이즈성이 개선된 라인락 장치의 구성은 종래와 동일하며, 단지 라인 위상 조정부(50)의 구성이 다르다.
첨부한 제9도에 도시되어 있듯이 이 발명의 실시예에 따른 내노이즈성이 개선된 라인락 장치의 라인 위상 조정부(50)의 구성은, AC 라인 위상 검출부(10)의 출력단에 연결된 트리거 제한부(51)와, 상기 트리거 제한부(51)의 출력단에 연결되어 인가되는 신호의 펄스를 지연시켜 출력하는 지연 시간 조정부(53)와, 제1입력 단자가 상기 트리거 제한부(51)의 출력단에 연결되고 제2입력 단자가 지연 시간 조정부(53)의 출력단에 연결된 비교 출력부(55)로 이루어진다.
첨부한 제10도에 도시되어 있듯이 상기 트리거 지연부(51)는 일측 단자가 전원에 연결된 저항(R1)과, 일측 단자가 상기 저항(R1)의 타측 단자에 연결된 캐패시터(C1)와, 라이징 에지(rising edge) 트리거 단자(TR1+)는 상기 AC 라인 위상 검출부(10)의 출력단에 연결되고, 제1연결 단자(CX1)가 상기 캐패시터(C1)의 타측 단자에 연결되고, 제2연결단자(RCX1)가 저항 (R1)의 타측 단자에 연결되고, 반전 출력 단자(Q-1)가 폴링(falling) 에지 트리거 단자(TR1-)에 연결된 제1단안정 바이브레이터(511)로 이루어진다.
상기 지연 시간 조정부(53)는 일측 단자가 전원에 연결된 가변 저항(VR1)과, 일측 단자가 상기 가변 저항(VR1)의 타측 단자에 연결된 캐패시터(C2)와, 라이징 에지 트리거 단자(TR2+)가 상기 트리거 제한부(51)의 출력 단자(Q1+)에 연결되고, 제1연결 단자(CX2)가 상기 캐패시터(C2)의 타측 단자에 연결되고, 제2연결 단자(RCX2)가 가변 저항(VR1)의 타측 단자에 연결되고, 폴링 에지 트리거 단자(TR2-)는 전원(5V)에 연결된 제2단안정 바이브레이터(531)로 이루어진다.
상기 비교 출력부(55)는 일측 단자가 상기 제1단안정 바이브레이터()의 출력 단자(Q1+)에 연결된 저항(R2)과, 일측 단자가 전원에 연결되고 타측 단자가 상기 저항(R2)의 타측 단자에 연결된 저항(R3)과, 일측 단자가 상기 저항(R3)의 타측 단자에 연결되고 타측 단자가 상기 제2단안정 바이브레이터()의 출력단자(Q2+)에 연결된 저항(R4)과, 베이스 단자가 상기 저항(R2)의 타측 단자에 연결되고 에미터 단자가 전원 단자에 연결된 트랜지스터(T1)와, 일측 단자가 상기 트랜지스터(T1)의 콜렉터 단자에 연결되고 타측 단자가 접지된 저항(R5)으로 이루어진다.
상기 비교 출력부(55)는 난드(NAND) 게이트와 같은 기능을 수행하며, 상기한 구성과 달리 제1입력 단자가 상기 제1단안정 바이브레이터(511)의 출력단자(Q1+)에 연결되고, 제2입력 단자가 상기 제2단안정 바이브레이터(531)의 출력 단자(Q2+)에 연결된 난드 게이트로 구성할 수 있다.
상기 구성에 의한 이 발명의 실시예에 따른 내노이즈성이 개선된 라인락 장치의 작용은 다음과 같다.
상기한 종래의 라인락 장치와 동일하게 AC 라인 위상 검출부(10)에서 출력된 신호는 이 발명의 실시예에 따른 라인 위상 조정부(50)로 입력된다.
상기 AC 라인 위상 검출부(10)에서 출력되는 신호는 제1단안정 바이브레이터(5)의 라이징 에지 트리거 단자(TR1+)로 입력된다.
일반적으로 단안정 바이브레이터는 외부로부터 트리거 신호가 입력되면 하나의 방형파를 출력하고, 본래의 안정 상태로 되기 위하여 입력 펄스에 의하여 원하는 폭의 출력 방형파가 만들어지는 것으로, 주로 펄스 발생기나 펄스 지연 회로 등에 사용된다.
이 발명의 실시예에 사용된 상기 단안정 바이브레이터(511, 531)는 종래와 동일한 기능의 소자(211, 221)로, 동작 진리표는 다음과 같다.
첨부한 제10도에 도시되어 있듯이, 신호가 트리거 단자(TR1+)로 입력되면 저항(R1)과 캐패시터(C1)에 의한 시정수에 일치하는 펄스폭을 만들어 출력 단자(Q1+)로 출력한 다음, 원래의 상태로 안정화된다. 즉, 상기 시정수에 따라 출력되는 신호의 펄스폭이 가변된다.
상기에서 제1단안정 바이브레이터(511)에서 출력 단자(Q1+)의 신호를 다시 폴링 에지 트리거 단자(TR1-)로 피드백시킨 것은, 설정된 시정수 동안에는 다시 트리거되지 않도록 하기 위해서이다.
따라서, 설정된 시정수 동안에 AC 라인 위상 검출부(10)에서 출력되는 서지 전압에 따른 신호는 트리거되지 않게 되어, 첨부한 제11도에서와 같이 서지 노이즈에 따른 펄스가 출력되지 않는다.
상기 제1단안정 바이브레이터(511)에서 지연 출력되는 신호는 제2단안정 바이브레이터(531)와 신호 비교부(55)로 각각 입력된다. 상기 제2단안정 바이브레이터(531)로 입력된 신호는 가변 저항(VR1)과 캐패시터(C2)에 의하여 설정된 시정수에 따라 조정 지연되어 신호 비교부(55)로 입력된다.
상기 라인 위상 조정부(50)의 조정 시정수가 전원 주기 이상으로 조정된 경우에, 상기 제1단안정 바이브레이터(511)에서 출력되는 신호와 제2단안정 바이브레이터(531)에서 출력되는 신호 파형도는 첨부한 제12도에 도시되어 있는 바와 같다.
상기 신호 비교부(55)는 난드 게이트 역할을 수행하므로써, 상기 제1단안정 바이브레이터(511)와 제2단안정 바이브레이터(531)에서 출력되는 신호가 하이 상태일 경우에만 로우 상태의 신호를 출력하게 된다.
다시 말하자면, 제1단안정 바이브레이터(511)에서 출력되는 신호가 하이 상태이고, 제12도에 도시되어 있듯이 제2단안정 바이브레이터(531)의 시정수가 전원 주기 이상으로 설정되어 하이 상태의 신호만 출력되는 경우에는, 상기 비교 출력부(55)의 트랜지스터(T1)의 베이스 단자에 하이 신호가 인가되어 턴오프됨으로써, 하이 상태의 신호가 출력된다.
또한, 제1단안정 바이브레이터(511)에서 출력되는 신호가 하이 상태인 경우에는, 비교 출력부(55)의 트랜지스터(T1)의 베이스 단자에 하이 신호가 인가되어 턴오프됨으로써, 로우 상태의 신호가 출력된다.
따라서, 첨부한 제12도에 도시되어 있듯이, 전원 주기 이상의 위상 조정 시정수가 설정된 경우에도 제8도에 도시되어 있는 바와 같은 전원주기 펄스를 상실하는 현상은 출력되지 않는다.
이상에서와 같이 이 발명의 실시예에 따라, 다수의 시시디 카메라를 사용하는 경우에 각 카메라의 영상 동기를 맞추기 위한 신호를 출력하는 라인락 장치에 있어서, 라인 위상 조정부의 단안정 바이브레이터의 출력 신호를 다시 폴링 에지 신호로 피이드백시켜, 설정된 시정수 동안에는 트리거되지 않도록 하므로써, AC 전원에서 서지가 발생하는 경우에도 그에 따른 노이즐 제거하여 정상적인 신호를 출력할 수 있다.
또한, 라인 위상 조정부의 각 단안정 바이브레이터에서 출력되는 신호를 부정곱 연산에 따라 비교 출력하므로써, 입력되는 전원의 주기 이상의 시정수가 설정된 경우에도 정상적인 기준 위상 신호를 출력할 수 있다.
또한, 상기와 같이 노이즈 발생시나 시정수 오차 발생시에도 정상적인 기준 위상 신호를 출력하여 카메라의 영상 동기를 맞추어, 다수의 시시디 카메라에서 촬영되는 영상을 정상적으로 볼 수 있는 효과를 가진 내노이즈성이 개선된 라인락 장치를 제공할 수 있다.

Claims (6)

  1. 입력되는 AC 전원의 위상을 검출하여 해당하는 전기적인 펄스 신호를 출력하는 위상 검출 수단과;
    상기 위상 검출 수단에서 출력되는 펄스 신호를 위상으로 조절하여 수직 동기 신호와 동일한 진폭을 가지는 기준 위상 신호를 출력하는 위상 조정 수단과;
    상기 위상 조정 수단에서 출력되는 기준 위상 신호와 입력되는 수직 동기 신호인 비교 위상 신호를 비교하여, 상기 기준 위상 신호와 비교 위상 신호의 위상 차이에 해당하는 신호를 출력하는 위상 비교 수단과;
    상기 위상 비교 수단에서 출력되는 신호에 따라 카메라의 영상 동기를 맞추기 위한 발진 클락의 주파수를 가변시켜 출력하는 전압 제어 발진 수단으로 이루어져 다수의 시시디 카메라의 영상 동기를 맞추는 라인락 장치에 있어서,
    상기 위상 조정 수단이,
    상기 위상 검출 수단에서 출력되는 신호에 따라 트리거되어 해당하는 펄스 신호를 출력하면서, 설정된 시정수 동안 입력되는 신호는 트리거시키지 않는 트리거 제한부와;
    상기 트리거 제한부에서 출력되는 신호를 입력으로 하여 설정된 시정수에 따라 지연시켜 해당하는 펄스 신호를 출력하는 지연 시간 조정부와;
    상기 트리거 제한부와 지연 시간 조정부에서 출력되는 신호를 입력으로 하여, 부정곱 논리 연산하여 출력하는 비교 출력부로 이루어지는 것을 특징으로 하는 내노이즈성이 개선된 라인락 장치.
  2. 제1항에 있어서, 상기한 트리거 제한부는,
    일측 단자가 전원에 연결된 저항과;
    일측 단자가 상기 저항의 타측 단자에 연결된 캐패시터와;
    라이징 에지 트리거 단자는 상기 위상 검출 수단의 출력단에 연결되고, 제1연결 단자가 상기 캐패시터(C1)의 타측 단자에 연결되고, 제2연결 단자가 저항의 타측 단자에 연결되고, 반전 출력 단자가 폴링 에지 트리거 단자에 연결된 제1단안정 바이브레이터로 이루어지는 것을 특징으로 하는 내노이즈성이 개선된 라인락 장치.
  3. 제1항에 있어서, 상기한 지연 시간 조정부는,
    일측 단자가 전원에 연결된 가변 저항과;
    일측 단자가 상기 가변 저항의 타측 단자에 연결된 캐패시터와;
    라이징 에지 트리거 단자가 상기 트리거 제한부의 출력 단자에 연결되고, 제1연결 단자가 상기 캐패시터의 타측 단자에 연결되고, 제2연결 단자가 가변 저항의 타측 단자에 연결되고, 폴링 에지 트리거 단자는 전원에 연결된 제2단안정 바이브레이터로 이루어지는 것을 특징으로 하는 내노이즈성이 개선된 라인락 장치.
  4. 제1항에 있어서, 상기한 비교 출력부는,
    일측 단자가 상기 제1단안정 바이브레이터의 출력 단자에 연결된 저항(R2)과;
    일측 단자가 전원에 연결되고 타측 단자가 상기 저항(R2)의 타측 단자에 연결된 저항(R3)과;
    일측 단자가 상기 저항(R3)의 타측 단자에 연결되고 타측 단자가 상기 제2단안정 바이브레이터의 출력단자에 연결된 저항(R4)과;
    베이스 단자가 상기 저항(R2)의 타측 단자에 연결되고 에미터 단자가 전원 단자에 연결된 트랜지스터(T1)와;
    일측 단자가 상기 트랜지스터(T1)의 콜렉터 단자에 연결되고 타측 단자가 접지된 저항(R5)으로 이루어지는 것을 특징으로 하는 내노이즈성이 개선된 라인락 장치.
  5. 제1항에 있어서, 상기한 비교 출력부는,
    제1입력 단자가 상기 제1단안정 바이브레이터의 출력 단자에 연결되고, 제2입력 단자가 상기 제2단안정 바이브레이터의 출력 단자에 연결된 난드 게이트로 구성되는 것을 특징으로 하는 내노이즈성이 개선된 라인락 장치.
  6. 다수의 시시디 카메라의 영상 동기를 맞추는 라인락 장치에 있어서,
    입력되는 전원의 위상 조정 수단이,
    상기 위상 검출 수단에서 출력되는 신호에 따라 트리거되어 해당하는 펄스 신호를 출력하면서, 설정된 시정수 동안 입력되는 신호는 트리거시키지 않는 트리거 제한부와;
    상기 트리거 제한부에서 출력되는 신호를 입력으로 하여 설정된 시정수에 따라 지연시켜 해당하는 펄스 신호를 출력하는 지연 시간 조정부와;
    상기 트리거 제한부와 지연 시간 조정부에서 출력되는 신호를 입력으로 하여, 부정곱 논리 연산하여 출력하는 비교 출력부로 이루어지는 것을 특징으로 하는 내노이즈성이 개선된 라인락 장치.
KR1019950006763A 1995-03-28 1995-03-28 내노이즈성이 개선된 라인 락 장치 KR100247288B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006763A KR100247288B1 (ko) 1995-03-28 1995-03-28 내노이즈성이 개선된 라인 락 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006763A KR100247288B1 (ko) 1995-03-28 1995-03-28 내노이즈성이 개선된 라인 락 장치

Publications (2)

Publication Number Publication Date
KR960036668A KR960036668A (ko) 1996-10-28
KR100247288B1 true KR100247288B1 (ko) 2000-03-15

Family

ID=19410750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006763A KR100247288B1 (ko) 1995-03-28 1995-03-28 내노이즈성이 개선된 라인 락 장치

Country Status (1)

Country Link
KR (1) KR100247288B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973483B1 (ko) 2003-11-27 2010-08-03 엘지전자 주식회사 카메라 라인-락에서의 동기신호 위상 변이장치
KR20150136227A (ko) * 2014-05-26 2015-12-07 (주) 루트세미콘 Led 구동용 주파수 제어 회로
KR20210061700A (ko) 2019-11-20 2021-05-28 김현호 이동이 용이한 광고용 입간판

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973483B1 (ko) 2003-11-27 2010-08-03 엘지전자 주식회사 카메라 라인-락에서의 동기신호 위상 변이장치
KR20150136227A (ko) * 2014-05-26 2015-12-07 (주) 루트세미콘 Led 구동용 주파수 제어 회로
KR101644296B1 (ko) * 2014-05-26 2016-08-02 (주) 루트세미콘 Led 구동용 주파수 제어 회로
KR20210061700A (ko) 2019-11-20 2021-05-28 김현호 이동이 용이한 광고용 입간판

Also Published As

Publication number Publication date
KR960036668A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
US4393397A (en) Television ghost signal detector with color burst phase delay control
CA1185357A (en) Dual mode horizontal deflection circuit
KR100247288B1 (ko) 내노이즈성이 개선된 라인 락 장치
US4203135A (en) External synchronizing signal generating circuit for a color television camera
US5223931A (en) Synchronized scanning at horizontal frequency
JP3308527B2 (ja) テレビ信号の識別用回路装置
US4872055A (en) Line synchronizing circuit in a picture display device
CA2077532A1 (en) Phase control circuit
US5543743A (en) Adjustable reference signal delay device and method
US6633340B1 (en) Video signal processor
US3223942A (en) Means for increasing the catch range of a phase detector in an afc circuit
CA2038778C (en) Synchronized horizontal scanning at horizontal frequency multiples
US3740473A (en) Television receiver having a phase comparison circuit and a gain control circuit
US6281889B1 (en) Moire cancellation circuit
US4567522A (en) Line synchronizing circuit for a picture display device
US7184096B2 (en) Method and circuit for providing a horizontal scan signal for a television set
RU2215372C2 (ru) Система горизонтального отклонения
KR880001929B1 (ko) 텔레비젼 고스트 신호 검출기
JP2506649B2 (ja) 垂直同期装置
JP2588968B2 (ja) ミュートパルス発生回路
JPH0540613Y2 (ko)
KR940001840Y1 (ko) 모니터의 모드 자동절환 회로
KR930011482B1 (ko) 디지틀 비디오 광 전송장치의 동기시간 안정화를 위한 위상동기 루우프 회로
KR100228664B1 (ko) 영상신호 유무판별장치
KR900006303Y1 (ko) 모니터화상의 좌.우 수평이동장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee