KR20150136227A - Led 구동용 주파수 제어 회로 - Google Patents

Abstract

본 발명은 LED 구동용 주파수 제어 회로에 관한 것으로서, 제한하고자 하는 주파수의 한주기를 결정하기 위한 기준 시간을 생성하는 기준 시간 생성부와, 설정한 주파수보다 높은 신호가 입력될 때 기준 시간에 대응하여 제한된 파형만 통과시키고, 설정한 주파수보다 낮은 주파수가 입력될 때 입력 신호를 그대로 통과시키는 주파수 제한부를 포함한다. 본 발명에 따르면, 2차측의 단락이 발생하여 임계모드(Critical Conduction Mode)의 주파수가 비정상으로 발생하여 고주파로 동작하여 1차측의 에너지가 과도하게 2차측으로 넘어가는 현상을 제한하므로 회로 파괴 및 화재 등을 방지할 수 있다.

Description

LED 구동용 주파수 제어 회로{FREQUENCY CONTROL CIRCUIT FOR LED DRIVER}

본 발명은 LED 구동용 주파수 제어 회로에 관한 것으로, 더욱 상세하게는 LED 구동에 있어 2차측 단락(Short)시에 주파수 제어를 통해 1차측 회로의 파괴 및 화재를 방지하는 LED 구동용 주파수 제어 회로에 관한 것이다.

최근 LED의 사용이 증가하고 있으며, 이에 LED 구동의 신뢰도에 중요한 역할을 하는 전원공급장치의 역할도 중요하게 대두되고 있다.

전원공급장치의 일례로서 SMPS(Switching Mode Power Supply)는 외부에서 공급되는 교류전원을 직류전원으로 변환(Switching)하여 LED를 포함한 전자기기에 공급한다. 스위칭 전원은 스위칭 소자가 스위칭 모드로 동작하므로 전력손실이 적고, 트랜스도 고주파 트랜스를 사용하기 때문에 소형경량으로 손실이 적으며, 효율이 높다고 하는 점 이외에, 넓은 입력전압 범위에 대응하기 때문에 탭이나 회로정수의 변경없이 입력전압이 서로 다른 지역에서도 사용할 수 있다는 특징이 있다.

한편, 스위칭 전원에서 사용되는 방식으로, Forward, Flyback, cuk, 인버터 정류형 컨버터 방식 등이 있다. LED 구동에는 비교적 중소형의 출력전력용의 절연방식인 플라이백 컨버터 방식이 주로 이용된다.

그러면, 여기서 LED 구동을 위한 기존 플라이백 컨버터 방식에 대해 설명한다.

도 1은 통상적인 플라이백 구조를 이용하는 LED 구동회로이다.

도 1을 참조하면, LED 구동회로는, LED 구동을 위한 정전압/정전류를 제어하는 임계모드(Critical Conduction Mode) 역률(Power factor correct)보상 구동부(1)와, 상용 전원의 경우 접지 전압과 정류된 전압 사이에는 큰 전압이 인가되어 감전사고가 발생할 수 있는 안전문제를 해결하기 위해 변압기(Transformer)로 1,2차간을 절연하는 플라이백 컨버터부(Flyback Converter, 2)와, 출력 전압의 그라운드(Ground)를 접지한 LED 출력부(3)로 구성되어 있다.

여기서, 임계모드(Critical Conduction Mode)의 구동에 대해서는 국내공개특허 제2012-35080호(공개일 2012.04.13.) 및 http://blog.naver.com/PostView.nhn?blogId=chungis1&logNo=70102253393 등을 통해 확인할 수 있다.

이와 같이 구성된 LED 구동회로의 이용에 있어, 플라이백 컨버터부(2)를 이용하여 1,2차간을 절연하고 LED 출력부(3)의 그라운드(Ground)를 접지한 후, LED 출력부(3)의 몸체에 연결하면 LED 출력부(3)의 터치에 따른 감전을 방지할 수 있다. 최근에는 PFC(Power Factor Correct)를 이용한 Buck type Converter를 이용하여 LED의 기능을 수행함과 동시에 플리커(Flicker) 및 감전 문제를 해결하고 있다.

한편, LED 구동을 위한 동작 주파수는 통상 20KHz ~ 200KHz를 이용한다.

그런데, 2차측에서 단락(Short)이 발생하게 되면, 1차측 Np의 에너지를 2차측 Ns로 전달하지 못하여 보조권선 Naux에는 LC 공진이 발생한다. LC 공진에 따라 주파수가 수백 KHz에서 MHz까지 증가하게 되고, 회로는 영 전압에 대응하여 임계모드 역률보상 구동부(1)의 ZCD(Zero Current Detect) 단자의 주파수를 감지하므로, 이 주파수는 결국 DRV 주파수를 증가시키게 된다. 즉, 구동 주파수는 임계모드(Critical Conduction Mode)로 감지함에 따라 구동부(1)의 동작 주파수는 공진 주파수에 맞춰 동작하게 된다. 결국, 정상적인 영 전압을 감지하여 스위칭 주파수를 결정할 때보다 고주파수로 동작함에 따라 플라이백 컨버터부(2)의 1차측에서 과도한 열이 발생하게 되고, 이로 인해 임계모드 역률보상 구동부(1)가 파괴되거나 화재가 발생할 수 있는 문제점이 있다.

대한민국 등록특허공보 특1997-0022719(공개일 1997.05.30.) 대한믹국 공개특허공보 제2012-35080호(공개일 2012.04.13.)

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 임계모드 역률보상 구동부에 정상동작 범위 밖의 최대 동작 주파수를 제한하는 회로를 포함시킴으로써 LED 구동에 있어 2차측 단락(Short)시에 1차측 회로의 파괴 및 화재를 방지할 수 있도록 하는 LED 구동용 주파수 제어 회로를 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 LED 구동용 주파수 제어 회로는, 제한하고자 하는 주파수의 한주기를 결정하기 위한 기준 시간을 생성하는 기준 시간 생성부; 및 설정한 주파수보다 높은 신호가 입력될 때 상기 기준 시간에 대응하여 제한된 파형만 통과시키고, 설정한 주파수보다 낮은 주파수가 입력될 때 입력 신호를 그대로 통과시키는 주파수 제한부를 포함하는 것을 특징으로 한다.

상기 기준 시간 생성부는 입력 신호의 상승 에지(Rising edge)에 동기되어 기준 시간만큼 펄스(Pulse)를 생성한 후 자체 리셋(Reset)을 하고, 다시 입력 신호에 동기되어 동작을 반복한다.

상기 입력 신호는 임계모드(Critical Conduction Mode)를 사용하기 위한 ZCD(Zero Current Detect) 단자로 입력되는 신호이며, 상기 주파수 제한부의 출력은 LED 구동부로 출력된다.

상기 기준 시간 생성부는, 클럭 단자로 입력된 상기 입력 신호의 상승 에지에서 하이 레벨(High Level) 신호를 출력하는 제1플립플롭; 상기 제1플립플롭의 보수 신호인 로우 레벨(Low Level) 신호에 대응하여 턴온되도록 게이트 단자에 접속되는 제1트랜지스터; 상기 제1플립플롭의 보수 신호인 로우 레벨 신호에 대응하여 턴오프되도록 게이트 단자에 접속되는 제2트랜지스터; 상기 제1트랜지스터의 턴온에 대응하여 정전류원에 의해 충전이 이루어지는 캐패시터; 상기 정전류원에 의해 하이 레벨 신호를 출력하며, 상기 캐패시터의 충전 전압의 상승에 따른 임계 전압에서 로우 레벨 신호를 출력하고, 게이트 단자가 상기 제1트랜지스터의 드레인 단자, 상기 제2트랜지스터의 드레인 단자 및 상기 캐패시터의 일단에 접속되는 제3트랜지스터; 상기 제1플립플롭의 출력이 일단에 입력되고, 상기 제3트랜지스터의 드레인 단자에 타단이 접속되는 제1논리곱 연산자; 상기 제1논리곱 연산자의 출력을 지연시키는 제1지연소자; 및 상기 제1논리곱 연산자의 출력이 일단에 입력되고, 상기 제1지연소자의 출력이 반전되어 타단에 입력되며, 출력인 Re_start 신호가 반전되어 상기 제1플립플롭의 인에이블 단자로 입력되는 제1논리합 연산자를 포함한다.

상기 주파수 제한부는, 상기 입력 신호를 지연시키는 제2지연소자; 상기 제2지연소자로부터 출력되는 신호를 클럭 단자에 입력시켜 상승 에지에 동기되는 제2플립플롭; 상기 제2플립플롭으로부터 출력되는 신호가 입력되며, 상기 제2지연소자의 출력이 제1반전소자를 거쳐 클럭 단자에 입력되어 하강 에지에 동기되는 제3플립플롭; 상기 제3플립플롭으로부터 출력되는 신호가 제2반전소자를 거쳐 일단에 입력되고, 상기 제2플립플롭으로부터 출력되는 신호가 타단에 입력되는 제2논리곱 연산자; 상기 제2논리곱 연산자의 출력이 일단에 입력되고, 제1논리곱 연산자의 출력(Tref)가 타단에 입력되며, 출력이 반전되어 상기 제2플립플롭 및 제3플립플롭의 인에이블 단자에 입력되는 제2논리합 연산자; 및 상기 제2논리곱 연산자의 출력이 일단에 입력되고, 상기 입력 신호가 타단에 입력되어 연산 결과를 출력하는 제3논리곱 연산자를 포함한다.

상술한 바와 같이, 본 발명에 의한 LED 구동용 주파수 제어 회로에 따르면, 2차측의 단락이 발생하여 임계모드(Critical Conduction Mode)의 주파수가 비정상으로 발생하여 고주파로 동작하여 1차측의 에너지가 과도하게 2차측으로 넘어가는 현상을 제한하므로 회로 파괴 및 화재 등을 방지할 수 있다.

도 1은 통상적인 플라이백 구조를 이용하는 LED 구동회로이다.
도 2는 본 발명의 일 실시예에 의한 LED 구동용 주파수 제어 회로의 개념도이다.
도 3은 본 발명의 일 실시예에 의한 LED 구동용 주파수 제어 회로의 제어회로블록도이다.
도 4는 도 3에 정상 신호 입력시 동작 파형도이다.
도 5는 도 3에 비정상 신호 입력시 동작 파형도이다.

본 발명은 임계모드(Critical Conduction Mode)를 포함하는 플라이백 구조의 LED 구동 방식에 적용될 수 있으며, 최대 동작 주파수를 제한하는 수단을 포함한다.

본 발명의 최대 동작 주파수를 제한하는 수단은, 제한하고자 하는 주파수의 한주기를 결정하기 위한 기준 시간을 생성하는 기준 시간 생성부와, 설정한 주파수보다 높은 신호가 입력될 때 기준 시간에 대응하여 제한된 파형만 통과시키고, 설정한 주파수보다 낮은 주파수가 입력될 때 입력 신호를 그대로 통과시키는 주파수 제한부를 포함한다.

본 발명의 기준 시간 생성부는 입력 신호의 상승 에지에서 시간을 시작하며, 설정한 시간이 지나면 신호는 로우 레벨로 동작한다. 그리고, 기준 시간 생성부는 설정된 시간이 지나면 리셋을 하여 다시 입력 신호가 인가되기 전까지 로우 레벨을 유지하면서 입력 신호의 상승 에지까지 로우 레벨을 유지한다.

본 발명의 주파수 제한부는, 지연된 입력 신호를 받아서 동작하며, 지연된 입력 신호를 받아서 동작하는 플립플롭과 지연된 입력 신호의 반전된 신호를 받아 동작하는 플립플롭을 포함한다.

본 발명은 임계모드 역률보상 구동부의 ZCD(Zero Current Detect) 단자와 최종 DRV 사이에 주파수를 제한하는 회로를 구성할 수 있다.

이와 같이, 본 발명은 정상 동작 범위를 벗어나 빠른 신호를 제한하기 위한 기준 시간을 설정한 후, 기준 시간에 대응하여 필요한 최소의 신호만 DRV에 인가하는 것을 특징으로 한다.

이하, 본 발명의 LED 구동용 주파수 제어 회로에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 2는 본 발명의 일 실시예에 의한 LED 구동용 주파수 제어 회로의 개념도이다.

도 2를 참조하면, 본 발명의 LED 구동용 주파수 제어 회로는, 제한하고자 하는 주파수의 한주기를 결정하기 위한 기준 시간을 생성하는 기준 시간 생성부(4)와, 설정한 주파수보다 높은 신호가 입력될 때 기준 시간에 대응하여 제한된 파형(첫 번째 파형)만 통과시키고, 설정한 주파수보다 낮은 주파수가 입력될 때 입력 신호(IN)를 그대로 통과시키는 주파수 제한부(5)를 포함한다.

여기서, 기준 시간 생성부(4)는 입력 신호의 상승 에지(Rising edge)에 동기되어 기준 시간만큼 펄스(Pulse)를 생성한 후 자체 리셋(Reset)을 하고, 다시 입력 신호에 동기되어 동작을 반복한다.

도 3은 본 발명의 일 실시예에 의한 LED 구동용 주파수 제어 회로의 제어회로블록도이다.

도 3을 참조하면, 먼저, 기준 시간 생성부(4)는, 클럭 단자로 입력된 입력 신호의 상승 에지에서 하이 레벨(High Level) 신호를 출력하는 제1플립플롭(41)과, 제1플립플롭(41)의 보수 신호인 로우 레벨(Low Level) 신호에 대응하여 턴온되도록 게이트 단자에 접속되는 제1트랜지스터(M1)와, 제1플립플롭(41)의 보수 신호인 로우 레벨 신호에 대응하여 턴오프되도록 게이트 단자에 접속되는 제2트랜지스터(M2)와, 제1트랜지스터(M1)의 턴온에 대응하여 정전류원에 의해 충전이 이루어지는 캐패시터(C)와, 정전류원에 의해 하이 레벨 신호를 출력하며, 캐패시터(C)의 충전 전압의 상승에 따른 임계 전압에서 로우 레벨 신호를 출력하고, 게이트 단자가 제1트랜지스터(M1)의 드레인 단자, 제2트랜지스터(M2)의 드레인 단자 및 캐패시터(C)의 일단에 접속되는 제3트랜지스터(M3)와, 제1플립플롭(41)의 출력이 일단에 입력되고, 제3트랜지스터(M3)의 드레인 단자에 타단이 접속되는 제1논리곱 연산자(AND Gate, 42)와, 제1논리곱 연산자(42)의 출력을 지연시키는 제1지연소자(Delay, 43)와, 제1논리곱 연산자(42)의 출력이 일단에 입력되고, 제1지연소자(43)의 출력이 반전되어 타단에 입력되며, 출력인 Re_start 신호가 반전되어 제1플립플롭(41)의 인에이블 단자로 입력되는 제1논리합 연산자(OR Gate, 44)를 포함한다.

한편, 주파수 제한부(5)는, 입력 신호를 지연시키는 제2지연소자(51)와, 제2지연소자(51)로부터 출력되는 신호를 클럭 단자에 입력시켜 상승 에지에 동기되는 제2플립플롭(52)과, 제2플립플롭(52)으로부터 출력되는 신호가 입력되며, 제2지연소자(51)의 출력이 제1반전소자(53)를 거쳐 클럭 단자에 입력되어 하강 에지에 동기되는 제3플립플롭(54)과, 제3플립플롭(54)으로부터 출력되는 신호가 제2반전소자(55)를 거쳐 일단에 입력되고, 제2플립플롭(52)으로부터 출력되는 신호가 타단에 입력되는 제2논리곱 연산자(56)와, 제2논리곱 연산자(56)의 출력이 일단에 입력되고, 제1논리곱 연산자(42)의 출력(Tref)가 타단에 입력되며, 출력이 반전되어 제2플립플롭(52) 및 제3플립플롭(54)의 인에이블 단자에 입력되는 제2논리합 연산자(57)와, 제2논리곱 연산자(56)의 출력이 일단에 입력되고, 입력 신호가 타단에 입력되어 연산 결과를 출력하는 제3논리곱 연산자(58)를 포함한다.

여기서, 입력 신호(IN)는 임계모드 역률보상 구동부(1)의 ZCD(Zero Current Detect) 단자로 입력되는 신호일 수 있으며, 출력 신호(OUT)는 DRV 단자로 출력되는 신호일 수 있다.

본 실시예에서 제시된 제1,제2,제3플립플롭(41, 52, 54)은 D-플립플롭이며, 제1트랜지스터(M1)는 P형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)이며, 제2트랜지스터(M2) 및 제3트랜지스터(M3)는 N형 MOSFET이다.

그러면, 여기서 상기와 같이 구성된 LED 구동용 주파수 제어 회로의 동작에 대해 설명하기로 한다.

먼저, 기준 시간 생성부(4)는, 입력 신호가 인가되면, 상승 에지에서 제1플립플롭(41)의 출력 N1은 하이 레벨 신호, 출력 N2는 로우 레벨 신호가 된다. 이 신호에 의해서 제1트랜지스터(M1)는 턴온, 제2트랜지스터(M2)는 턴오프된다. 이 때, 캐패시터(C)는 정전류원(Isrc)에 의해 충전을 개시되며, 이에 N3의 전압이 상승하게 된다. 이에 N4의 전압은 하이 레벨 상태로 있다가 N3의 전압이 충전에 의해 상승하면서 제3트랜지스터(M3)의 임계 전압(Threshold Voltage)에 도달하면 로우 레벨이 된다. 즉, 충전을 시작하여 제3트랜지스터(M3)를 동작하는 시간까지 N1과 N4는 하이 레벨 상태이므로 제1논리곱 연산자(42)에 의해 출력을 하이 레벨로 유지하다가, 제3트랜지스터(M3)가 동작하는 순간에 제1논리곱 연산자(42)의 출력(Tref)는 로우 레벨이 되면서 Tref의 시간을 결정하게 된다. 이와 같이, Tref는 입력 신호(IN)가 입력되면 하이 레벨로, N3에 의해서 N4가 바뀌게 되면 로우 레벨로 변하게 된다. Tref가 로우 레벨로 변화되면, 이 신호를 제1지연소자(43)를 통해 지연 및 반전시켜 제1논리합 소자(44)를 지나면, 지연한 시간만큼 로우 레벨로 떨어지는 Re_start신호를 생성할 수 있다. 이 신호는 Tref의 하강 에지(Falling Edge)에서 Re_start 펄스가 나오게 회로를 구성한다. 이 동작은 입력 신호(IN) 주파수의 상승 에지에 동기를 맞추어 일정한 Tref의 신호 주기를 생성하여 리셋하는 동작을 반복하게 된다.

이어서, 주파수 제한부(5)는, Tref를 기준으로 동작하기 위해 제2지연소자(51)를 거친 신호를 이용하는데, 제2지연소자(51)를 거친 입력 신호(IN)의 상승 에지에 동기되는 제2플립플롭(52)과 하강 에지에 동기되는 제3플립플롭(53)의 상태를 이용하여 필요한 신호를 생성한다. 각 플립플롭(52, 53)의 출력은 N5가 하이 레벨, N7이 로우 레벨인 구간에서만 제2논리곱 연산자(56)의 출력을 하이 레벨로 유지하고, 그 외는 로우 레벨로 유지하여 입력 신호와 제3논리곱 연산자(58)로부터 출력 신호(OUT)을 생성하여 Tref의 하이 레벨 구간에서만 출력이 이루어지도록 한다. 입력 신호의 처음 하이 레벨 구간을 제외하고는 항상 N8을 로우 레벨로 만듦으로써 리셋을 만들게 되므로 입력 신호가 출력 신호로 출력되지 않게 된다.

도 4는 도 3에 정상 신호 입력시 동작 파형도이고, 도 5는 도 3에 비정상 신호 입력시 동작 파형도이다.

도 4는 도 3을 시뮬레이션(Simulation)한 파형으로 Tref 주기보다 긴 파형이 입력되었을 때, 즉 정상 주파수가 입력되었을 때 입력 신호와 동일한 파형을 그대로 출력시킴을 알 수 있으며, 도 5는 Tref 주기보다 짧은 파형이 입력되었을 때, 즉 고주파수가 입력되었을 때 처음 한주기만 출력시킴을 알 수 있다.

이상에서 몇 가지 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것이 아니고 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다.

1 : 임계모드 역률보상 구동부
2 : 플라이백 컨버터
3 : LED 출력부
4 : 기준 시간 생성부
5 : 주파수 제한부
Np : 변압기의 1차측 권선 수
Ns : 변압기의 2차측 권선 수
Naux : 보조 권선의 권선 수
Rstr : 초기 기동 저항

Claims (5)

1. 제한하고자 하는 주파수의 한주기를 결정하기 위한 기준 시간을 생성하는 기준 시간 생성부; 및
   설정한 주파수보다 높은 신호가 입력될 때 상기 기준 시간에 대응하여 제한된 파형만 통과시키고, 설정한 주파수보다 낮은 주파수가 입력될 때 입력 신호를 그대로 통과시키는 주파수 제한부를 포함하는 LED 구동용 주파수 제어 회로.
   
2. 제1항에 있어서,
   상기 기준 시간 생성부는 입력 신호의 상승 에지(Rising edge)에 동기되어 기준 시간만큼 펄스(Pulse)를 생성한 후 자체 리셋(Reset)을 하고, 다시 입력 신호에 동기되어 동작을 반복하는 LED 구동용 주파수 제어 회로.
   
3. 제1항에 있어서,
   상기 입력 신호는 임계모드(Critical Conduction Mode)를 사용하기 위한 ZCD(Zero Current Detect) 단자로 입력되는 신호이며, 상기 주파수 제한부의 출력은 LED 구동부로 출력되는 LED 구동용 주파수 제어 회로.
   
4. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 기준 시간 생성부는,
   클럭 단자로 입력된 상기 입력 신호의 상승 에지에서 하이 레벨(High Level) 신호를 출력하는 제1플립플롭;
   상기 제1플립플롭의 보수 신호인 로우 레벨(Low Level) 신호에 대응하여 턴온되도록 게이트 단자에 접속되는 제1트랜지스터;
   상기 제1플립플롭의 보수 신호인 로우 레벨 신호에 대응하여 턴오프되도록 게이트 단자에 접속되는 제2트랜지스터;
   상기 제1트랜지스터의 턴온에 대응하여 정전류원에 의해 충전이 이루어지는 캐패시터;
   상기 정전류원에 의해 하이 레벨 신호를 출력하며, 상기 캐패시터의 충전 전압의 상승에 따른 임계 전압에서 로우 레벨 신호를 출력하고, 게이트 단자가 상기 제1트랜지스터의 드레인 단자, 상기 제2트랜지스터의 드레인 단자 및 상기 캐패시터의 일단에 접속되는 제3트랜지스터;
   상기 제1플립플롭의 출력이 일단에 입력되고, 상기 제3트랜지스터의 드레인 단자에 타단이 접속되는 제1논리곱 연산자;
   상기 제1논리곱 연산자의 출력을 지연시키는 제1지연소자; 및
   상기 제1논리곱 연산자의 출력이 일단에 입력되고, 상기 제1지연소자의 출력이 반전되어 타단에 입력되며, 출력인 Re_start 신호가 반전되어 상기 제1플립플롭의 인에이블 단자로 입력되는 제1논리합 연산자를 포함하는 LED 구동용 주파수 제어 회로.
   
5. 제4항에 있어서,
   상기 주파수 제한부는,
   상기 입력 신호를 지연시키는 제2지연소자;
   상기 제2지연소자로부터 출력되는 신호를 클럭 단자에 입력시켜 상승 에지에 동기되는 제2플립플롭;
   상기 제2플립플롭으로부터 출력되는 신호가 입력되며, 상기 제2지연소자의 출력이 제1반전소자를 거쳐 클럭 단자에 입력되어 하강 에지에 동기되는 제3플립플롭;
   상기 제3플립플롭으로부터 출력되는 신호가 제2반전소자를 거쳐 일단에 입력되고, 상기 제2플립플롭으로부터 출력되는 신호가 타단에 입력되는 제2논리곱 연산자;
   상기 제2논리곱 연산자의 출력이 일단에 입력되고, 제1논리곱 연산자의 출력(Tref)가 타단에 입력되며, 출력이 반전되어 상기 제2플립플롭 및 제3플립플롭의 인에이블 단자에 입력되는 제2논리합 연산자; 및
   상기 제2논리곱 연산자의 출력이 일단에 입력되고, 상기 입력 신호가 타단에 입력되어 연산 결과를 출력하는 제3논리곱 연산자를 포함하는 LED 구동용 주파수 제어 회로.

Images