KR960036190A - 멀티포트 레지스터 셀 - Google Patents
멀티포트 레지스터 셀 Download PDFInfo
- Publication number
- KR960036190A KR960036190A KR1019950006347A KR19950006347A KR960036190A KR 960036190 A KR960036190 A KR 960036190A KR 1019950006347 A KR1019950006347 A KR 1019950006347A KR 19950006347 A KR19950006347 A KR 19950006347A KR 960036190 A KR960036190 A KR 960036190A
- Authority
- KR
- South Korea
- Prior art keywords
- register cell
- port
- latch means
- line transmission
- bit lines
- Prior art date
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
본 발명은 통상의 SRAM(Static Random Access Memory) 셀(Cell)에서 수행하는 읽기(read), 쓰기(write) 동작을 동시에 가능하게 하고 포트(port) 확장이 가능하도록 한 멀티포트 레지스터 셀(Multi-port Register Cell)에 관한 것으로, 각각 다르게 쓰기할 데이터가 실리는 제1 및 제2 비트라인(21, 22)과 상기 제1 또는 제2 비트라인(21, 22)에 실린 데이터를 각각 다른 워드라인 신호에 따라 출력하는 제1 및 제2 비트라인 전송수단(23, 24)과, 상기 제1 또는 제2 비트라인 전송수단(23, 24)으로 전송되는 데이터를 저장하는 래치수단(37)과, 상기 래치수단(37)에 연결되는 다수의 출력포트를 구비하는 것을 특징으로하여 포트의 확장성이 뛰어나고 보다 안정된 값을 내보낼 수 있으며, RISC(Reduced Instruction Set Computer) 구조의 마이크로프로세서나 마이크로콘트롤러와 같은 고속 제어기의 내무 메모리로 응용가능한 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2는 본 발명의 일실시예에 따른 멀티포트 레지스터 셀 구성도.
Claims (3)
- 각각 다르게 쓰기할 데이터가 실리는 제1 및 제2비트라인과, 상기 제1 또는 제2 비트라인에 실린 데이터를 각각 다른 워드라인 신호에 따라 출력하는 제1 및 제2 비트라인 전송수단과, 상기 제1 또는 제2 비트라인 전송수단으로 전송되는 데이터를 저장하는 래치수단과, 상기 래치수단에 연결되는 다수의 출력포트를 구비하는 것을 특징으로 하는 멀티모츠 레지스터 셀(Multi-port Register Cell).
- 제1항에 있어서, 상기 다수의 출력포트는 각각 다른 읽기 인에이블 신호의 제어를 받아 상기 래치 수단에 저장된 데이터를 출력하는 트랜지스터로 이루어지는 것을 특징으로 하는 멀티포트 레지스터 셀.
- 제1항 또는 제2항에 있어서, 상기 래치수단과 출력포트사이에 연결되어 셀에서 출력되는 데이터값을 좀더 안정되게 하는 인버팅수단을 더 포함하는 것을 특징으로 하는 멀티포트 레지스터 셀.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950006347A KR960036190A (ko) | 1995-03-24 | 1995-03-24 | 멀티포트 레지스터 셀 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950006347A KR960036190A (ko) | 1995-03-24 | 1995-03-24 | 멀티포트 레지스터 셀 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR960036190A true KR960036190A (ko) | 1996-10-28 |
Family
ID=66552939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950006347A KR960036190A (ko) | 1995-03-24 | 1995-03-24 | 멀티포트 레지스터 셀 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960036190A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100680520B1 (ko) * | 1999-04-12 | 2007-02-09 | 루센트 테크놀러지스 인크 | 프리셋 스위치를 갖는 멀티-포트 메모리 셀 |
-
1995
- 1995-03-24 KR KR1019950006347A patent/KR960036190A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100680520B1 (ko) * | 1999-04-12 | 2007-02-09 | 루센트 테크놀러지스 인크 | 프리셋 스위치를 갖는 멀티-포트 메모리 셀 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62287497A (ja) | 半導体記憶装置 | |
KR20000077262A (ko) | 캐시의 사용이 선택될 수 있는 반도체 메모리 디바이스 | |
KR980011414A (ko) | 랜덤 액세스 메모리 | |
US4554645A (en) | Multi-port register implementation | |
KR910013274A (ko) | 이중 포트 dram 및 그 동작 방법 | |
JPS61160898A (ja) | 半導体記憶装置 | |
KR930022206A (ko) | 비트라인 스위치 어레이를 가진 전자 컴퓨터 메모리 | |
KR880010421A (ko) | 오픈 비트선 구조를 가지는 다이나믹형 랜덤 억세스 메모리 | |
WO2006001910A2 (en) | Memory device with a data hold latch | |
KR920022292A (ko) | 반도체 기억 장치 | |
KR100225826B1 (ko) | 반도체 메모리 장치 | |
KR920010621A (ko) | 데이타 레지스터 및 포인터와 감지 증폭기 유닛을 공유하는 반도체 메모리 장치 | |
US20220406373A1 (en) | Time-interleaving sensing scheme for pseudo dual-port memory | |
KR960036190A (ko) | 멀티포트 레지스터 셀 | |
KR910014954A (ko) | 다포트메모리회로의 테스트장치 | |
JPH04205787A (ja) | マルチポートメモリ | |
US6859400B2 (en) | Semiconductor memory device | |
KR0172518B1 (ko) | 싱글 에스램 셀을 사용한 이중 포트 에스램 | |
KR100361862B1 (ko) | 반도체 메모리장치 및 이의 센싱전류 감소방법 | |
JP2006012375A (ja) | デュアルポートメモリセルのアレイを動作する方法および集積回路メモリ | |
JP2000173270A (ja) | 半導体メモリ | |
JPH11185467A (ja) | 半導体集積回路装置 | |
JPS62175993A (ja) | マルチポ−トメモリ | |
KR900003746A (ko) | 어드레스 메모리 유니트 | |
KR970051210A (ko) | 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |