KR960035979A - 트윈 웰 형성 방법 - Google Patents

트윈 웰 형성 방법 Download PDF

Info

Publication number
KR960035979A
KR960035979A KR1019950005643A KR19950005643A KR960035979A KR 960035979 A KR960035979 A KR 960035979A KR 1019950005643 A KR1019950005643 A KR 1019950005643A KR 19950005643 A KR19950005643 A KR 19950005643A KR 960035979 A KR960035979 A KR 960035979A
Authority
KR
South Korea
Prior art keywords
well
impurities
forming
epitaxial layer
selective epitaxial
Prior art date
Application number
KR1019950005643A
Other languages
English (en)
Other versions
KR0180134B1 (ko
Inventor
황준
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950005643A priority Critical patent/KR0180134B1/ko
Publication of KR960035979A publication Critical patent/KR960035979A/ko
Application granted granted Critical
Publication of KR0180134B1 publication Critical patent/KR0180134B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 CMOS의 N-웰 및 P-웰, 즉 트윈 웰을 형성하는 방법에 관한 것으로, N-웰 및 P-웰 이온 주입 마스크의 정렬을 별도의 얼라인 마크를 사용하지 않고 자기정렬 방식으로 정렬하여 공정의 단순화, 소자의 특성 및 공정 수율을 향상시키는 효과가 있다.

Description

트윈 웰 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2A도 내지 제2D도는 본 발명의 일실시예에 따른 트윈 웰 형성 공정도. 제3A도 내지 제3D도는 본 발명의 다른 실시에에 따른 트윈 웰 형성 공정도.

Claims (11)

  1. 반도체 기판 상에 얇은 제1산화막과 기판산화방지막을 차례로 형성하는 제1단계; 사진식각 공정으로 N-웰 및 P-웰 마스크중 어느 하나를 패터닝하는 제2단계; 노출된 기판산화방지막을 식각하고, 상기 제2단계에서 N-웰 마스크를 형성하였을 경우에는 N-웰 불순물을 이온주입하고 P-웰 마스크를 형성하였을 경우에는 P-웰 불순물을 이온주입하는 제3단계; 상기 제2단계에서 형성한 N-웰 또는 P-웰 마스크 패턴을 제거하고, 제3단계에서 주입한 불순물을 열공정으로 드라이브 인(drive in)하는 제4단계; 열공정으로 기판산화방지막이 덮히지 않은 반도체 기판을 산화시켜 두꺼운 제2산화막을 형성하는 제5단계; 기판산화방지막을 제거하는 제6단계; 및 상기 제2산화막으로 덮히지 않은 반도체 기판상에 상기 제3단계에서 주입된 불순물과 반대 타입의 불순물이 도핑된 선택적 에피택셜막을 형성하는 제7단계를 포함하여 N-웰 및 P-웰을 형성하는 것을 특징으로 하는 트윈 웰 형성 방법.
  2. 제1항에 있어서, 상기 제7단계에서 형성되는 선택적 에피택셜막은 PH3가스로 도핑 조절된 선택적 에피택셜막으로 N-웰을 이루는 것을 특징으로 하는 트윈 웰 형성 방법.
  3. 제1항에 있어서, 상기 제7단계에서 형성되는 선택적 에피택셜막은 B2H6가스로 도핑조절된 선택적 에피택셜막으로 P-웰을 이루는 것을 특징으로 하는 트윈 웰 형성 방법.
  4. 제1항에 있어서, 상기 기판상화방지막은 질화막인 것을 특징으로 하는 트윈 웰 형성 방법.
  5. 반도체 기판상에 얇은 제1산화막을 형성하는 제1단계; N-웰 불순물 또는 P-웰 불순물중 어느하나를 이온주입하는 제2단계; 상기 제2단계에서 N-웰 불순물을 이온주입하였을 경우에는 P-웰 마스크를 패터닝하고 P-웰 불순물을 이온주입하였을 경우에는 N-웰 마스크를 패터닝하는 제3단계; 노출된 제1산화막을 식각하고, 상기 제1산화막 식각에 의해 노출된 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 제4단계; 상기 제3단계에서 패터닝된 마스크를 제거하고 열공정으로 상기 제2단계에서 이온주입된 불순물을 드라이브 인하는 제5단계; 상기 트렌치 부위의 반도체 기판 측벽에 스페이서 제2산화막을 형성하는 제6단계; 및 상기 제1 및 제2산화막으로 덮히지 않은 트렌치 부위의 반도체 기판상에 상기 제2단계에서 주입된 불순물과 반대 타입의 불순물이 도핑된 선택적 에피택셜막을 형성하는 제7단계를 포함하여 N-웰 및 P-웰을 형성하는 것을 특징으로 하는 트윈 웰 형성 방법.
  6. 제5항에 있어서, 상기 제7단계에서 형성된 선택적 에피택셜막은 PH3가스로 도핑조절된 선택적 에피택셜막으로 N-웰을 이루는 것을 특징으로 하는 트윈 웰 형성 방법.
  7. 제5항에 있어서, 상기 제7단계에서 형성되는 선택적 에피택셜막은 B2H6가스로 도핑조절된 선택적 에피택셜막으로 P-웰을 이루는 것을 특징으로 하는 트윈 웰 형성 방법.
  8. 제5항에 있어서, 상기 선택적 액피택셜막은 트렌치 깊이보다 낮은 두께로 형성되는 것을 특징으로 하는 트윈 웰 형성 방법.
  9. 제 5항에 있어서, 사익 스페이서 제2산화막은 전체구조 상부에 제2산화막을 증착한 후 다시 비등방성 전면식각하여 형성하는 것을 특징으로 하는 트윈 웰 형성 방법.
  10. 사진식각공정으로 N-웰 또는 P-웰 마스크중 어느 하나인 제1감광막 패턴을 형성하는 제2단계; 상기 제1감광막 패턴을 N-웰 마스크로 형성하였을 경우에는 N-웰 불순물을 이온주입하고 P-웰 마스크로 형성하였을 경우에는 P-웰 불순물을 이온주입하는 제3단계; 상기 제1감광막 패턴의 전체두께중 일부를 제거하여 잔류 제1감광막을 남기는 제4단계; 상기 잔류 제1감광막을 하드 베이킹하는 제5단계; 사진 식가공정으로 상기 제2단계에서 형성되지 않은 N-웰 또는 P-웰 마스크인 제2감광막 패턴을 형성하는 제6단계; 상기 제3단계에서 이온주입되지 않은 N-웰 또는 P-웰 불순물을 이온주입하는 제7단계; 상기 잔류 제1감광막 및 제2감광막 패턴을 제거하는 제8단계; 및 열공정으로 상기 이온주입된 불순물들을 드라이브 인하는 제9단계를 포함하여 N-웰 및 P-웰 을 형성하는 것을 특징으로 하는 트윈 웰 형성 방법.
  11. 제1항에 있어서, 상기 잔류 제1감광막은 제7단계에서 이온주입되는 불순물이 반도체 기판에 이온주입될 정도의 두께를 갖는 것을 특징으로 하는 트윈 웰 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950005643A 1995-03-17 1995-03-17 트윈 웰 형성 방법 KR0180134B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950005643A KR0180134B1 (ko) 1995-03-17 1995-03-17 트윈 웰 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950005643A KR0180134B1 (ko) 1995-03-17 1995-03-17 트윈 웰 형성 방법

Publications (2)

Publication Number Publication Date
KR960035979A true KR960035979A (ko) 1996-10-28
KR0180134B1 KR0180134B1 (ko) 1999-04-15

Family

ID=19410027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950005643A KR0180134B1 (ko) 1995-03-17 1995-03-17 트윈 웰 형성 방법

Country Status (1)

Country Link
KR (1) KR0180134B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817417B1 (ko) * 2006-12-26 2008-03-27 동부일렉트로닉스 주식회사 고전압 씨모스 소자 및 그 제조 방법
KR101806642B1 (ko) 2015-12-16 2018-01-10 현대자동차주식회사 엔진 동기화 장치 및 그 제어 방법

Also Published As

Publication number Publication date
KR0180134B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US6790781B2 (en) Dual depth trench isolation
KR970053912A (ko) 반도체 소자의 제조방법
US20060043522A1 (en) Dual depth trench isolation
EP1225623A2 (en) A method to form a recessed source drain on a trench side wall with a replacement gate technique
KR960035979A (ko) 트윈 웰 형성 방법
JP3018993B2 (ja) 半導体装置の製造方法
KR930005106A (ko) 마스크롬의 제조방법
US6448121B1 (en) High threshold PMOS transistor in a surface-channel process
KR20010065698A (ko) 반도체소자의 듀얼게이트 형성방법
US5830796A (en) Method of manufacturing a semiconductor device using trench isolation
JPH05145030A (ja) 半導体装置の製造方法
JPH0272671A (ja) 不揮発性メモリ装置の製造方法
KR100252857B1 (ko) 반도체 소자의 제조방법
JPH08203996A (ja) 不純物層の分離領域形成方法
KR100613285B1 (ko) 반도체 소자의 제조 방법 및 그 반도체 소자
KR960039266A (ko) 트윈 웰 형성방법
KR970053072A (ko) Mosfet의 제조방법
KR960026766A (ko) 트랜지스터 제조방법
KR970024167A (ko) 반도체장치의 트윈웰 제조방법
KR970054340A (ko) 반도체 소자의 트랜지스터 제조 방법
KR970053099A (ko) 반도체 소자의 제조방법
JPH10270677A (ja) 半導体装置の製造方法
KR970052145A (ko) 반도체 장치의 이중 웰(twin well) 형성방법
KR970018245A (ko) 반도체장치의 제조방법
KR20020084948A (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee