KR960035820A - 소자간 콘택방법 - Google Patents

소자간 콘택방법 Download PDF

Info

Publication number
KR960035820A
KR960035820A KR1019950006555A KR19950006555A KR960035820A KR 960035820 A KR960035820 A KR 960035820A KR 1019950006555 A KR1019950006555 A KR 1019950006555A KR 19950006555 A KR19950006555 A KR 19950006555A KR 960035820 A KR960035820 A KR 960035820A
Authority
KR
South Korea
Prior art keywords
gas
layer
conductive layer
tungsten
contact method
Prior art date
Application number
KR1019950006555A
Other languages
English (en)
Other versions
KR100190376B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950006555A priority Critical patent/KR100190376B1/ko
Publication of KR960035820A publication Critical patent/KR960035820A/ko
Application granted granted Critical
Publication of KR100190376B1 publication Critical patent/KR100190376B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 텅스텐층(14), 전도층(15)을 차례로 형성하는 단계; 상기 전도층(15)의 예정된 부위를 제거하는 단계를 포함하는 소자간 콘택방법에 있어서, SF6, O2, WE6개스를 포함하는 혼합개스를 이용하여 상기 텅스텐층(14)의 노출된 부위를 식각하는 것을 특징으로 하며, 텅스텐층(14)의 언더커트현상의 발생을 방지하고, 이에 따라 소자의 제조 수율 및 전기적 특성을 향상시킬 수 있는 소자간 콘택방법에 관한 것이다.

Description

소자간 콘택방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2d도는 본 발명에 따른 소자간 콘택 과정도.

Claims (8)

  1. 텅스텐층, 전도층을 차례로 형성하는 단계; 상기 전도층의 예정된 부위를 제거하는 단계를 포함하는 소자간 콘택방법에 있어서, SF6, O2, WE6개스를 포함하는 혼합개스를 이용하여 상기 텅스텐층의 노출된 부위를 식각하는 것을 특징으로 하는 소자간 콘택방법.
  2. 제1항에 있어서, 상기 텅스텐의 노출된 부위는 SF6개스를 50 내지 100SCCM, O2개스를 10 내지 30SCCM, WF6개스를 10 내지 40SCCM 포함한 혼합개스를 이용하여 식객하는 것을 특징으로 하는 소자간 콘택방법.
  3. 제2항에 있어서, 상기 텅스텐의 노출된 부위는 상기 혼합개스가 100 내지 300mTorr의 압력을 유지하도록 하여 식각하는 것을 특징으로 하는 소자간 콘택방법.
  4. 제3항에 있어서, 상기 혼합개스에 100 내지 1000W의 전력, 50 내지 500Gauss의 자장을 인가하여 플라즈마를 형성하는 것을 특징으로 하는 소자간 콘택방법.
  5. 제1항에 있어서, 상기 전도층은 알루미늄 합금층이나 알루미늄층 중 어느 하나로 형성되는 것을 특징으로 하는 소자간 콘택방법.
  6. 제5항에 있어서, 상기 전도층은 예정된 부위가 제거된 후, 산소(O2) 플라즈마 처리되는 것을 특징으로 하는 소자간 콘택방법.
  7. 제6항에 있어서, 상기 산소 플라즈마 처리는 50 내지 100SCCM의 개스량으로 100 내지 500 Torr의 압력을 유지하며 수행하는 것을 특징으로 하는 소자간 콘택방법.
  8. 제7항에 있어서, 상기 플라즈마 처리는 플라즈마를 발생시키기 위해 100 내지 500W의 전력을 인가하며 수행하는 것을 특징으로 하는 소자간 콘택방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006555A 1995-03-27 1995-03-27 반도체 소자의 금속배선 형성방법 KR100190376B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950006555A KR100190376B1 (ko) 1995-03-27 1995-03-27 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006555A KR100190376B1 (ko) 1995-03-27 1995-03-27 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR960035820A true KR960035820A (ko) 1996-10-28
KR100190376B1 KR100190376B1 (ko) 1999-06-01

Family

ID=19410622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006555A KR100190376B1 (ko) 1995-03-27 1995-03-27 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100190376B1 (ko)

Also Published As

Publication number Publication date
KR100190376B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR980005799A (ko) 폴리실리콘에 대해 높은 선택도를 가지고 금속 규화물을 에칭하는 방법
KR940010206A (ko) 텅스텐 플러그 형성방법
KR960035820A (ko) 소자간 콘택방법
KR940008049A (ko) 집적 회로 제조 방법
TW348276B (en) Method of forming a tungsten plug in a semiconductor device
KR970023712A (ko) 반도체장치의 폴리사이드 게이트 형성방법
KR960039379A (ko) 반도체 메모리 소자 제조방법
TW342530B (en) Process for forming a semiconductor tungsten plug
KR930005118A (ko) 반도체 장치의 제조방법
KR960035829A (ko) 반도체 소자의 콘택홀 형성방법
KR940003565B1 (ko) 반도체 장치의 금속배선 형성방법
KR970018128A (ko) 메탈층 형성 방법
KR960034456A (ko) 금속층을 보호하기 위한 산화층 형성방법
KR970053128A (ko) 금속 배선막 형성을 위한 감광막 제거방법
KR970052844A (ko) 반도체장치의 제조방법
KR940016508A (ko) 경사면을 갖는 반도체 소자의 콘택 제조 방법
KR970013314A (ko) 반도체장치의 커패시터 제조방법
KR970052516A (ko) 반도체 소자의 금속배선 형성방법
KR960035800A (ko) 반도체 소자의 콘택 형성방법
KR970030337A (ko) 미세 콘택홀 형성방법(method of forming fine contact hole)
KR970052298A (ko) 반도체소자의 비아콘택 형성방법
KR930017091A (ko) 반도체장치의 제조방법
KR960005811A (ko) 반도체 소자의 폴리실리콘층 형성방법
KR970054011A (ko) 반도체 소자의 전하저장전극 형성 방법
KR930014790A (ko) 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 16

EXPY Expiration of term