KR960032088A - 패턴형성방법 및 그의 장치 - Google Patents

패턴형성방법 및 그의 장치 Download PDF

Info

Publication number
KR960032088A
KR960032088A KR1019960002759A KR19960002759A KR960032088A KR 960032088 A KR960032088 A KR 960032088A KR 1019960002759 A KR1019960002759 A KR 1019960002759A KR 19960002759 A KR19960002759 A KR 19960002759A KR 960032088 A KR960032088 A KR 960032088A
Authority
KR
South Korea
Prior art keywords
etching
gas
substrate
resist pattern
protective film
Prior art date
Application number
KR1019960002759A
Other languages
English (en)
Inventor
가즈사또 하라
요시미 도리이
미찌오 니시무라
쯔요시 마쯔이
Original Assignee
윌리엄 E. 힐러
텍사스 인스투루먼트 인코포레이티드
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 E. 힐러, 텍사스 인스투루먼트 인코포레이티드, 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 윌리엄 E. 힐러
Publication of KR960032088A publication Critical patent/KR960032088A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

패턴형성방법 및 그의 장치에 관한 것으로써, 측벽 보호막을 제거하는 새로운 방법을 제공하기 위해, 반도체 소자의 회로패턴을 형성하는 방법으로써, 반도체기판상에 도체막을 형성하는 공정, 도체막 상에 레지스트 패턴을 형성하는 공정, 에칭마스크로써 레지스트 패턴을 사용해서 기판을 드라이에칭하여 레지스트 패턴에서 노출된 도체막을 제거하는 것에 의해, 레지스트 패턴에 의해 피복된 도체막의 측벽에 보호막을 형성하는 공정, 레지스트 패턴을 제거하는 공정, 보호막 재료가 스퍼터 에칭되도록 상기 기판을 플라즈마 드라이에칭하는 공정 및 보호막의 재료가 선택적으로 제거되도록 기판을 습식에칭하는 공정을 포함하는 방법을 마련한다.
이것에 의해 접속홀의 내측면과 배선의 측면에 형성된 측막을 확실하고 신속하게 제거할 수 있어, 반도체집적회로장치의 생산성과 신뢰성이 향상된다.

Description

패턴 형성 방법 및 그의 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 1실시예에 따른 반도체 제조장치의 설명도.

Claims (30)

  1. 반도체기판의 패턴의 측벽보호막 재료를 제거하는 방법으로써, 상기 재료를 스퍼터 에칭하는 공정 및 상기 재료를 습식에칭하는 공정을 포함하는 방법.
  2. 제1항에 있어서, 상기 스퍼터에칭은 플라즈마 드라이에칭이고, 상기 플라즈마 드라이에칭은 상기 반도체 기판에 고주파 바이어스전력을 인가하면서, SF,CHF3, 및 CF로부터 하나 도는 2종류 이상 선택한 것을 포함하는 F계가스과 O2가스의혼합가스를 에칭가스로써 공급하는 것에 의해 실행되는 방법.
  3. 제2항에 있어서, 상기 고주파 바이어스전력은 100~300W범위 내이고, 상기 O2가스에 대한 상기 F계 가스의 유량비는 1~25% 범위내로 하는 방법.
  4. 제3항에 있어서, 상기 재료에 텅스텐을 포함하는 방법.
  5. 제4항에 있어서, 상기 에칭가스는 SF가스와 O2가스의 혼합가스를 포함하는 방법.
  6. 제2항에 있어서, 상기 기판은 스퍼터 에칭시 0~80℃범위내에 온도로 유지되는 방법.
  7. 반도체소자의 회로패턴을 형성하는 방법으로써, 반도체기판 상에 도체막을 형성하는 공정, 상기 도체막 상에 레제스트 패턴을 형성하는 공정, 에칭마스크로써 상기 레지스트 패턴을 사용해서 상기 기판을 드라이에칭하여 상기 레지스트 패턴에서 노출된 상기 도체막을 제거하는 것에 의해, 상기 레지스트 패턴에 의해 피복된 상기 도체막의 측벽에 보호막을 형성하는 공정, 상기 레지스트 패턴을 제거하는 공정, 상기 보호막 재료가 스퍼터 에칭되도록 상기 기판을 플라즈마 드라이에칭하는 공정 및 상기 보호막의 재료가 선택적으로 제거되도록 상기 기판을 습식에칭하는 공정을 포함하는 방법.
  8. 제7항에 있어서, 상기 플라즈마 드라이에칭은 상기 반도체기판에 고주파 바이어스전력을 인가하면서, SF,CHF3, 및 CF로부터 2종류이상 선택한 것을 포함하는 F계 가스과 O2가스의 혼합가스를 에칭가스로써 공급하는 것에 의해 실행되는 방법.
  9. 제8항에 있어서, 상기 고주파 바이어스전력은 100~300W범위 내이고, 상기 O2가스에 대한 상기 F계 가스의 유량비는 1~25%범위내로 하는 방법.
  10. 제9항에 있어서, 상기 보호막의 상기 재료에 텅스텐이 포함되는 방법.
  11. 제9항에 있어서, 상기 도체막에 텅스텐이 포함되는 방법.
  12. 제11항에 있어서, 상기 에칭가스는 SF가스와 O2가스의 혼합가스를 포함하는 방법.
  13. 제8항에 있어서 상기 기판은 스퍼터 에칭시 0~80℃의 온도로 유지되는 방법.
  14. 기판 상의 가공될 피가동막을 가동하는 것에 의해 소정의 패턴을 가공될 상기 막 상에 형성하는 장치로써, 에칭마스크로써 상기 레지스트 패턴을 사용해서 상기 레지스트 패턴에서 노출된 가공될 상기 막의 일부를 에칭제거하고, 노출되지 않은 부분의 측벽의 보호막을 형성하는 주에칭수단 및 상기 보호막의 재료가 스퍼터 에칭되도록 상기 기판을 플러즈마 드라이에칭처리하는 서브에칭수단을 포함하는 장치.
  15. 제14항에 있어서, 상기 보호막의 재료가 선택적으로 제거되도록 상기 기판을 습식에칭하는 수단을 또 포함하는 장치.
  16. 제15항에 있어서, 상기 레지스트 패턴을 에칭하는 수단을 또 포함하는 장치.
  17. 제14항에 있어서, 상기 주에칭수단과 상기 서브에칭수단으로써, 하나의 드라이에칭장치를 사용하는 장치.
  18. 제16항에 있어서, 상기 주에칭수단과 상기 에칭수단으로써 하나의 드라이에칭수단을 사용하는 장치.
  19. 제16항에 있어서, 상기 주에칭수단, 상기 서브에칭수단, 상기 습식에칭수단 및 상기 에칭수단 사이에서 상기 기판을 반송하는 수단 및 상기 기판 반송시, 상기 기판의 주변을 진공상태로 실제로 설정하는 수단을 또 포함하는 장치.
  20. 제14항에 있어서, 상기 플라즈마 드라이에칭은 상기 반도체기판에 고주파 바이어스전력을 인가하면서, SF,CHF3, 및 CF로부터 2종류이상 선택한 것을 포함하는 F계 가스과 O2가스의 혼합가스를 에칭가스로써 공급하는 것에 의해 실행되는 장치.
  21. 제20항에 있어서 상기 고주파 바이어스전력은 100~300W범위 내이고, 상기 O2가스에 대한 상기 F계 가스의 유량비는 1~25%범위내로 하는 장치.
  22. 제21항에 있어서, 상기 보호막의 재료에 텅스텐이 포함되고, 상기 에칭가스는 SF가스와 O2가스의 혼합가스를 포함하는 장치.
  23. 제20항에 있어서, 상기 서브에칭수단은 상기 기판의 온도를 0~80℃의 범위내의 온도로 유지하는 수단을 갖는 장치.
  24. 반도체소자를 제조하는 방법으로써, 기판의 도체막 상에 레지스트 패턴을 형성하는 공정, 에칭마스크로써 상기 레지스트 패턴을 사용해서 상기 기판을 드라이에칭하여 상기 레지스트 패턴에서 노출된 상기 도체막을 제거하는 것에 의해, 상기 레지스트 패턴으로 피복된 상기 도체막의 측벽에 보호막을 형성하는 공정, 상기 레지스트 패턴을 제거하는 공정, 상기 보호막 재료가 스퍼터 에칭되도록 상기 기판을 플라즈마 드라이에칭하는 공정 및 상기 보호막의 재료가 선택적으로 제거되도록 상기 기판을 습식 에칭하는 공정을 포함하는 방법.
  25. 제24항에 있어서, 상기 플라즈마 드라이에칭은 상기 반도체기판에 고주파 바이어스전류를 인가하면서, SF,CHF3, 및 CF로부터 하나 또는 2종류 이상 선택한 것을 포함하는 F계 가스과 O2가스의 혼합가스를 에칭가스로써 공급하는 것에 의해 실행되는 방법.
  26. 제25항에 있어서, 상기 고주파 바이어스 전력은 100~300W범위내이고, 상기 O2가스에 대한 F계 가스의 유량비는 1~25%범위내로 하는 방법.
  27. 제26항에 있어서, 상기 보호막의 상기 재료에 텅스텐이 포함되는 방법.
  28. 제26항에 있어서, 상기 도체막에 텅스텐이 포함되는 방법.
  29. 제28항에 있어서, 상기 에칭가스와 SF가스와 O2가스의 혼합가스를 포함하는 방법.
  30. 제제25항에 있어서, 상기 기판은 스퍼터 에칭시 0~80℃의 온도로 유지되는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002759A 1995-02-07 1996-02-06 패턴형성방법 및 그의 장치 KR960032088A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7019436A JPH08213366A (ja) 1995-02-07 1995-02-07 パターン形成方法およびパターン形成装置、ならびに半導体集積回路装置の製造方法および半導体製造装置
JP95-019436 1995-02-07

Publications (1)

Publication Number Publication Date
KR960032088A true KR960032088A (ko) 1996-09-17

Family

ID=11999245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002759A KR960032088A (ko) 1995-02-07 1996-02-06 패턴형성방법 및 그의 장치

Country Status (2)

Country Link
JP (1) JPH08213366A (ko)
KR (1) KR960032088A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852636B1 (en) * 1999-12-27 2005-02-08 Lam Research Corporation Insitu post etch process to remove remaining photoresist and residual sidewall passivation
JP4547289B2 (ja) 2005-03-25 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016111033A (ja) * 2014-12-02 2016-06-20 東京エレクトロン株式会社 アッシング処理を行う方法
JP2020009840A (ja) * 2018-07-04 2020-01-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置

Also Published As

Publication number Publication date
JPH08213366A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
US4214946A (en) Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
US5780359A (en) Polymer removal from top surfaces and sidewalls of a semiconductor wafer
US4473435A (en) Plasma etchant mixture
US5770523A (en) Method for removal of photoresist residue after dry metal etch
WO2002003426A3 (en) Process for the post etch stripping of photoresist with hydrogen
US5393374A (en) Method of ashing
DE69837112D1 (de) Verfahren und zusammensetzung zur entfernung von photoresist in der halbleiterfertigung
KR960032088A (ko) 패턴형성방법 및 그의 장치
KR100562399B1 (ko) 유기 반사 방지막 식각 방법
JP3353532B2 (ja) トレンチエッチング方法
KR100424477B1 (ko) 전도성 성분 및 전도성 라인 형성방법
US5990018A (en) Oxide etching process using nitrogen plasma
KR100236089B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100239711B1 (ko) 반도체소자의 콘택홀 형성방법
KR100324606B1 (ko) 알루미늄합금식각방법
KR100237025B1 (ko) 반도체 소자의 금속층 식각 방법
KR100205096B1 (ko) 반도체 소자의 감광막 제거방법
KR100186508B1 (ko) 폴리머 제거 방법
KR19980056995A (ko) 반도체 장치의 금속배선 형성방법
KR970008375A (ko) 반도체장치의 제조방법
KR950025875A (ko) 반도체소자의 금속배선 비아 콘택홀 제조방법
JPH04157723A (ja) アルミニウム膜のドライエッチング方法
KR100511929B1 (ko) 반도체 장치의 콘택홀 형성방법_
KR980012091A (ko) 반도체 장치의 폴리사이드 형성방법
KR980005550A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination