KR960030243A - 출력제어회로 - Google Patents

출력제어회로 Download PDF

Info

Publication number
KR960030243A
KR960030243A KR1019950000077A KR19950000077A KR960030243A KR 960030243 A KR960030243 A KR 960030243A KR 1019950000077 A KR1019950000077 A KR 1019950000077A KR 19950000077 A KR19950000077 A KR 19950000077A KR 960030243 A KR960030243 A KR 960030243A
Authority
KR
South Korea
Prior art keywords
memory cell
control circuit
output
cell units
output control
Prior art date
Application number
KR1019950000077A
Other languages
English (en)
Other versions
KR0146523B1 (ko
Inventor
최영중
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950000077A priority Critical patent/KR0146523B1/ko
Publication of KR960030243A publication Critical patent/KR960030243A/ko
Application granted granted Critical
Publication of KR0146523B1 publication Critical patent/KR0146523B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 출력제어회로에 관한 것으로서, 한정된 배선구조를 사용하는 고밀도, 고집적 메모리 소자의 설계시 워드라인과 비트라인의 부하값을 갑소시키고, 처리시간을 단축시키기 위해 메모리소자를 4개의 메모리셀부로 나누어 구성하고, 오 데이타(Error Data)의 출력을 방지하기 위해 상기 메모리셀부를 선택하도록 하는 제어신호에 의해 출력이 제어되도록 하므로서 메모리셀의 크기를 줄이고, 처리시간을 단축시키도록 한 출력제어회로에 관한 것이다.

Description

출력제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 출력제어회로도.

Claims (2)

  1. 다수의 메모리셀이 정방향 모양으로 구성되며 다수의 제어신호에 따라 선택되는 제1 내지 제4메모리셀부와, 상기 제1 내지 제4메모리셀부로부터 각기 접속되며 입력되는 신호를 증폭하는 제1 내지 제4감지증폭기와 상기 제1 내지 제4감지증폭기로부터 접속되며 상기 다수의 제어신호에 따라 선택되는 제1 내지 제4전달회로와, 상기 제1 및 제4메모리셀부를 선택하도록 하는 다수의 제어신호 및 외부 콘트롤 신호를 입력으로 하며 상기 제1 및 제2메모리셀부와 상기 제3 및 제4메모리셀부를 선택적으로 출력시키도록 한 제1 및 제2출력제어회로로 구성되는 것을 특징으로 하는 출력제어회로.
  2. 제1항에 있어서, 상기 다수의 전달회로 각각은 입력되는 데이타를 지연시키기 위한 지연회로와, 상기 지연회로부터 출력되는 데이타를 상기 다수의 제어신호중 어느 하나의 제어신호에 따라 상기 제1 또는 제2출력제어회로로 출력시키는 트랜스 미션 게이트로 구성되는 것을 특징으로 하는 출력제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950000077A 1995-01-05 1995-01-05 출력제어회로 KR0146523B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950000077A KR0146523B1 (ko) 1995-01-05 1995-01-05 출력제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950000077A KR0146523B1 (ko) 1995-01-05 1995-01-05 출력제어회로

Publications (2)

Publication Number Publication Date
KR960030243A true KR960030243A (ko) 1996-08-17
KR0146523B1 KR0146523B1 (ko) 1998-11-02

Family

ID=19406386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000077A KR0146523B1 (ko) 1995-01-05 1995-01-05 출력제어회로

Country Status (1)

Country Link
KR (1) KR0146523B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388225B1 (ko) * 1996-11-12 2003-10-04 주식회사 하이닉스반도체 센서앰프 출력 조정회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388225B1 (ko) * 1996-11-12 2003-10-04 주식회사 하이닉스반도체 센서앰프 출력 조정회로

Also Published As

Publication number Publication date
KR0146523B1 (ko) 1998-11-02

Similar Documents

Publication Publication Date Title
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
KR930001226A (ko) 고속 센싱 동작을 수행하는 센스 앰프
KR880013168A (ko) 반도체 기억장치
KR880010422A (ko) 반도체 기억장치
KR890001085A (ko) 레지스터를 구비한 반도체 메모리 장치
JP2927243B2 (ja) 半導体記憶装置
KR950034777A (ko) 반도체 기억장치
KR930003149A (ko) 공통 입출력선을 가지는 데이타 전송회로
KR870009392A (ko) 반도체 기억장치
KR910001744A (ko) 반도체 기억장치
KR880003326A (ko) 다방향 데이타 억세서 가능 반도체 메모리 장치
KR930003143A (ko) 분할된 입출력 라인을 갖는 데이타 전송회로
KR970017641A (ko) 프리페치방식의 컬럼디코더 및 이를 구비한 반도체 메모리 장치
KR100304084B1 (ko) 멀티뱅크 구성의 반도체 메모리장치
KR900019036A (ko) 반도체기억장치
KR860006875A (ko) 반도체 장치
KR100548560B1 (ko) 메모리 장치용 비트라인 프리차지 신호 발생기
KR950010084A (ko) 반도체 메모리 장치
KR960003591B1 (ko) 반도체 기억 장치
KR960030243A (ko) 출력제어회로
KR950001773A (ko) 반도체 메모리 장치
EP0952586A3 (en) Semiconductor memory device
KR930006726A (ko) 고속 동작으로 출력체의 변경을 가능케 하는 반도체 기억장치
KR940006266A (ko) 반도체 기억장치
KR970013313A (ko) 데이터 전송 장치 및 다이나믹 반도체 메모리 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100423

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee