KR960028176A - 고속 디지탈 영상 패턴 매칭 회로 - Google Patents

Abstract

본 발명은 아날로그 영상 신호를 디지탈 신호로 변환하여 원하는 형상(pattern)과의 일치 여부와 위치 등을 판별할 수 있도록 하는 고속 디지탈 영상 패턴 매칭 회로에 관한 것으로, 종래 회로에 있어서 다지탈 영상신호를 저장하는 제1메모리부의 크기가 입력되는 신호에 비해 작고 저속으로 동작하며, 기준 모델과 현재 입력되는 영상과의 패턴 매칭을 검색하는 마이크로 프로세서의 성능이 좋지 않아 패턴 검색이 효과적으로 이루어지지 않는 문제점이 발생하여, 본 발명에서는 한 화면(frame)의 영상신호에서 원하는 영상(pattern)의 매칭 여부를 찾기 위하여, 검색을 원하는 기준 형상을 두개의 임계치에 의해 디지탈 모델링하고, 디지탈 모델링한 입력 영상 신호를 기준 형상의 크기로 블록화하여 기준 형상과 비교한 결과와 임계치를 다시 비교하여 매칭 여부를 최종 판별하는 회로를 제공함으로써 처리속도가 높아지고, 가격이 다운되어 컴퓨터 비젼 및 이미지 프로세싱에 응용 가능하게 된다.

Description

고속 디지탈 영상 패턴 매칭 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명 고속 디지탈 영상패턴 매칭회로구성도.

Claims (6)

1. 아날로그 영상 신호를 디지탈 영상 신호로 변환하여 원하는 형상과의 일치 여부, 위치 등을 판별할 수 있는 회로를 구성함에 있어서, 아날로그 영상 신호를 입력하여 아날로그 휘도 영상 신호와 수평 동기신호와 수직 동기신호로 분리해 내는 신호 분리 수단과, 상기 신호 분리 수단에서 분리된 아날로그 휘도 영상 신호를 입력하여 N비트의 디지탈 연상 신호로 변환시키는 아날로그 디지탈 변환 수단과, 상기 신호 분리 수단에서 분리된 수평 동기신호와 수직 동기신호를 입력하여 주변 회로를 동기시키면서 화면 크기 신호의 상수와 상기 수평 등기신호의 주파수의 곱으로 샘플링 클럭 신호를 생성하여 상기 아날로그 디지탈 변환 수단으로 입력되도록 하는 동기 수단과, 상기 아날로그 디지탈 변환 수단에 의해 변환된 디지탈 영상 신호의 모델링을 위해 비교 대상이 되는 임계치를 각각 저장하고 있는 두개의 임계치 래치 수단과, 상기 아날로그 디지탈 변환 수단에 의해 변환된 디지탈 영상 신호를 상기 임계치 래치 수단에 저장된 각각의 임계치에상기 샘플링 클럭의 한 주기 동안 비교하는 제1비교 수단과, 상기 두개의 임계치 래치 수단에 저장된 임계치 각각에 대한상기 제1비교 수단에서 출력된 비교 신호인 입력 영상 신호의 모델링 정보를 각각 입력하여 기준 모델의 크기로 블록화시켜 상기 동기 수단에 의해 신호를 출력하는 두개의 블록화 수단과, 상기 블록화 수단에서 블록화된 입력 영상 모델링신호의 비트에 비트 베타 논리 대상이 되는 기준 모델을 각각 저장하고 있는 두개의 기준 모델 래치 수단과, 상기 블록화 수단에서 블록화된 입력 영상 모델링 신호의 비트와 상기 기준 모델 래치 수단에 저장되어 있는 기준 모델의 비트를 비트베타적 논리합으로 비교하는 비트 비교 수단과, 상기 비트 비교 수단에서 출력된 비교 신호에서 논리 1의 비트 개수를 세어 출력하는 논리 1 계수 수단과, 데이터 버스에 의해 미리 저장된 매칭 임계치와 상기 논리 1 계수 수단의 출력 신호를 비교하여 매칭 임계치가 더 크면 패턴 매칭이 발생한 위치가 기록 되도록 기록 신호를 출력하는 제2비교 수단과, 상기 제2비교 수단의 기록 신호를 입력하여 패턴 매칭이 발생한 위치를 기록하면서 검색이 끝나면, 매칭 패턴이 발생한 곳의 블록번호에 관한 정보가 외부 읽기 신호의 입력에 따라 데이터 버스를 통해 읽혀지도록 하는 메모리 수단과, 상기 메모리 수단에서 패턴이 매칭될 때마다 메모리 저장 위치를 결정해 주는 제1카운트 수단 및, 상기 메모리 수단에 기록되는 패턴 매칭이 발생된 위치에 대한 신호를 상기 동기 수단에 의한 샘플링 클럭 주기에 따라 출력하는 제2카운트 수단을 포함하여 구성됨을 특징으로 하는 고속 디지탈 영상 패턴 매칭 회로.
2. 제1항에 있어서, 상기 제1비교 수단은 디지탈 영상 신호가 두개의 임계치 래치 수단의 임계치 보다 큰 경우 논리 1 값을 출력하여 디지탈 영상 신호를 모델링 함을 특징으로 하는 고속 디지탈 영상 패턴 매칭 회로.
3. 제1항에 있어서, 상기 두개의 블록화 수단은 각각 수개의 쉬프트 레지스터의 병렬 연결로 이루어져, 상기 각각의 임계치 래치 수단의 임계치에 의해 비교된 입력 영상 모델링 신호를 입력되는 순서대로 기준 모델의 크기와 같은 블록으로 재구성함을 특징으로 하는 고속 디지탈 영상 패턴 매칭 회로.
4. 제3항에 있어서, 상기 쉬프트 레지스터 중 비트 입력 신호와 쉬프트 기준 클럭 신호를 직접 입력하는 쉬프트 레지스터는 각각의 쉬프트 레지스터에서 출력되는 신호의 개수와 같은 개수로 디-플립플롭을 병렬연결하여 구성하고,비트 입력 신호와 쉬프트 기준 클럭 신호를 직접 입력하는 상기 쉬프트 레지스터의 출력 신호인 비트 입력 신호와 기준클럭 신호를 입력하는 그 외의 쉬프트 레지스터는 수개의 디-플립플롭을 직렬 연결하고, 이에 따른 출력 신호를 입력하여각각의 쉬프트 레지스터에서 출력되는 신호의 개수와 같은 개수로 디-플립플롭을 병렬로 연결하여 구성함을 특징으로 하는 고속 디지탈 영상 패턴 매칭 회로.
5. 제1항에 있어서, 상기 블록화 수단에서 블록화되는 크기의 기준이 되는 모델 크기는 블록화 수단을 구성하고 있는 쉬프트 레지스터의 개수와 쉬프트 레지스터 각각에서 출력되는 출력신호의 개수의 곱으로 결정됨을 특징으로 하는 고속 디지탈 영상 패턴 매칭 회로.
6. 제1항에 있어서, 상기 제2비교 수단에 미리 저장되어 있는 매칭 임계치는 상기 메모리 수단에 메모리된 패턴 매칭에 대한 정보를 데이터 버스를 통해 입력한 것임을 특징으로 하는 고속 디지탈 영상 패턴 매칭 회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.