KR960027328A - 누설전류를 스티어링하는 동적논리회로 - Google Patents

누설전류를 스티어링하는 동적논리회로 Download PDF

Info

Publication number
KR960027328A
KR960027328A KR1019950050302A KR19950050302A KR960027328A KR 960027328 A KR960027328 A KR 960027328A KR 1019950050302 A KR1019950050302 A KR 1019950050302A KR 19950050302 A KR19950050302 A KR 19950050302A KR 960027328 A KR960027328 A KR 960027328A
Authority
KR
South Korea
Prior art keywords
circuit
logic
node
switch circuit
response
Prior art date
Application number
KR1019950050302A
Other languages
English (en)
Inventor
폴 드수자 고프리
에이 레이어드 더글라스
Original Assignee
리 패치
선 마이크로시스템즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리 패치, 선 마이크로시스템즈 인코포레이티드 filed Critical 리 패치
Publication of KR960027328A publication Critical patent/KR960027328A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 바이어스회로, 및 하나의 정적 CMOSFET 인버터 회로를 포함하는 동적 상보형 MOSFET 논리회로를 구비하는 누설전류를 스티어링하는 동적논리회로에 관한 것으로서, 낮은 클럭신호에 응답하여, P형 MOSFET 전하는 예비충전노드전압으로 예비충전노드를 충전한다. 다수의 N형 MOSFETs는 들어오는 논리신호를 논리적으로 처리하기 위한 논리회로를 형성하기 위해 서로연결되고 그에 따라 예비충전노드로부터 전하를 위한 하나 이상의 방전경로를 선택적으로 제공한다. 높은 클럭신호에 응답하여, 논리회로와 함께 다른 N형 MOSFET는 상기 방전경로를 거쳐 예비충전노드를 조건부로 방전한다. 한 실시예에서, 풀업 트랜지스터의 형태에서, 바이어스회로는 상기 논리회로에 풀업 전압을 선택적으로 제공하기 위한 논리입력으로 제어된다. 낮은 논리입력신호레벨에 응답하여, 예를 들면, 예비충전 또는 평가위상 동안, 상기 바이어스회로는 논리회로 내에서 흐르는 임의의 누설전류를 위한 하나 이상의 누설전류경로를 제공하는 동안 방전 경로는 중단되게 한다. 상기 인버터회로는 예비충전노드전압을 인버트하고 버퍼한다. 다른 실시예에서, 인버터회로의 출력은 예비충전노드를 위한 풀업 전압을 제어하는 것을 특징으로 한다.

Description

누설전류를 스티어링하는 동적논리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 누설전류를 스티어링하는 논리회로의 일부의 개략도, 제2도는 본 발명의 제1실시예에 따른 누설전류를 스티어링하는 논리회로의 개략도.

Claims (27)

  1. 제1노드; 제2노드; 제1 및 제2논리신호상태로 논리신호를 수신하고 그에 응답하여 상기 제1논리신호상태동안 제1스위치회로를 동작시키고, 상기 제2논리신호상태 동안 상기 제1스위치회로를 비동작시키므로써 상기 제1과 제2노드를 연결하기 위해서, 상기 제1 및 제2노드사이에 연결되는, 제1스위치회로를 구비하는 입력회로; 및 상기 제2논리신호상태 동안 상기 제1스위치회로를 통하여 실질적으로 전류가 흐르지 못하도록, 상기 입력회로에 연결되는 바이어스회로를 구비하는 것을 특징으로 하는 논리회로를 포함하는 장치.
  2. 제1항에 있어서, 제1클럭신호를 수신하고 그에 응답하여 상기 제1노드를 예비충전하기 위해서, 상기 제1노드에 연결되는 예비충전 트랜지스터를 더 구비하는 것을 특징으로 하는 논리회로를 포함하는 장치.
  3. 제1항에 있어서, 제2클럭신호를 수신하고 그에 응답하여 상기 제2노드를 방전하기 위해서, 상기 제2노드에 연결되는 방전 트랜지스터를 더 구비하는 것을 특징으로 하는 논리회로를 장치.
  4. 제1항에 있어서, 상기 제1스위치회로는 상기 제1과 제2노드 사이에 연결되는 전류유도단자와 상기 논리신호를 수신하기 위한 제어단자를 갖는 스위칭 트랜지스터를 구비하는 것을 특징으로 하는 논리회로를 포함하는 장치.
  5. 제4항에 있어서, 상기 바이어스회로로 인해 상기 스위칭 트랜지스터가 상기 제2논리신호상태 동안 바이어스 오프되는 것을 특징으로 하는 논리회로를 포함하는 장치.
  6. 제1항에 있어서, 상기 제1스위치회로는 MOS 트랜지스터를 구비하고 상기 바이어스회로로 인해 상기 MOS 트랜지스터가 상기 제2논리신호상태 동안 바이어스 오프되는 것을 특징으로 하는 논리회로를 포함하는 장치.
  7. 제6항에 있어서, 상기 MOS 트랜지스터는 N-MOSFET이고 상기 바이어스회로는 상기 논리신호를 수신하기 위해 게이트단자를 갖는 P-MOSFET를 구비하고, 상기 P-MOSFET로 인해 음극 게이트에서 소스로의 전압이 상기 제2논리신호상태 동안 N-MOSFET에 교차되어 나타나는 것을 특징으로 하는 논리회로를 포함하는 장치.
  8. 제1항에 있어서, 상기 제1스위치회로는 논리함수를 실행하는 것을 특징으로 하는 논리회로를 포함하는 장치.
  9. 제1항에 있어서, 상기 입력회로는 상기 제1과 제2노드를 선택적으로 연결하기 위한 제2스위치회로를 더 구비하는 것을 특징으로 하는 논리회로를 포함하는 장치.
  10. 제9항에 있어서, 상기 제1과 제2스위치회로는 함께 논리함수를 실행하는 것을 특징으로 하는 논리회로를 포함하는 장치.
  11. 제1항에 있어서, 상기 입력회로는 반전(inversion); AND; OR; NAND; NOR; EXOR; 및 EXNOR 논리함수 중 하나를 실행하는 것을 특징으로 하는 논리회로를 포함하는 장치.
  12. 제1항에 있어서, 상기 입력 및 바이어스회로는 3.5블트 이하의 전원전압에서 동작하는 복수의 MOSFETs를 함께 구비하는 것을 특징으로 하는 논리회로를 포함하는 장치.
  13. 제1항에 있어서, 상기 바이어스회로는 상기 논리신호를 수신하고 그에 응답하여 상기 입력회로에 바이어스신호로써 풀업 전압을 공급하기 위한 풀업 회로를 구비하는 것을 특징으로 하는 논리회로를 포함하는 장치.
  14. 제1항에 있어서, 제어신호를 수신하고 그에 응답하여 풀업 전압을 상기 제1노드에 공급하기 위해, 상기 제1노드에 연결되는 풀업회로를 더 구비하는 것을 특징으로 하는 논리회로를 포함하는 장치.
  15. 제1항에 있어서, 상기 논리회로가 집적화되는 집적회로를 더 구비하는 것을 특징으로 하는 논리회로를 포함하는 장치.
  16. 제1항에 있어서, 상기 논리회로가 구현되는 컴퓨터를 더 구비하는 것을 특징으로 하는 논리회로를 포함하는 장치.
  17. 제1노드를 제공하고 ; 제2노드를 제공하고; 제1 및 제2논리신호상태로 논리신호를 수신하고 그에 응답하여 상기 제1논리신호상태 동안 제1스위치회로를 동작시키고 상기 제2논리신호상태 동안 상기 제1스위치회로를 비동작시키므로써 상기 제1과 제2노드를 연결하기 위해서, 상기 제1 및 제2노드 사이에 연결되는, 제1스위치회로를 구비하는 입력회로를 제공하고; 및 상기 제2논리신호상태 동안 상기 제1스위치회로를 통하여 실질적으로 전류가 흐르지 못하도록, 상기 입력회로에 연결되는 바이어스회로를 제공하는 단계로 구성된 논리회로를 포함하는 장치를 공급하는 방법.
  18. 제17항에 있어서, 상기 제1스위치회로는 MOS 트랜지스터를 구비하고 상기 바이어스회로로 인해 상기 MOS 트랜지스터가 상기 제2논리신호상태 동안 바이어스 오프되는 것을 특징으로 하는 논리회로를 포함하는 장치를 공급하는 방법.
  19. 제17항에 있어서, 상기 바이어스회로는 상기 논리신호를 수신하고 그에 응답하여 상기 입력회로에 바이어스신호로써 풀업 전압을 공급하기 위해 풀업 회로를 구비하는 것을 특징으로 하는 논리회로를 포함하는 장치를 공급하는 방법.
  20. 제17항에 있어서, 상기 논리회로가 집적화된 집적회로를 공급하는 단계를 더 갖는 것을 특징으로 하는 논리회로를 포함하는 장치를 공급하는 방법.
  21. 제17항에 있어서, 상기 논리회로가 구현되는 컴퓨터를 공급하는 단계를 더 갖는 것을 특징으로 하는 논리회로를 포함하는 장치를 공급하는 방법.
  22. 제1 및 제2논리신호상태로 논리신호를 수신하고 그에 응답하여 상기 제1논리신호상태 동안 스위치회로를 동작시키므로써 제1과 제2노드를 연결하기 위한 단계; 상기 제2논리신호상태 동안 상기 스위치회로를 비동작시키는 단계; 및 상기 제2논리신호상태 동안 상기 제1스위치회로를 통해 실질적으로 전류가 흐르지 못하도록 하는 단계로 구성되는 것을 특징으로 하는 논리신호를 논리적으로 처리하는 방법.
  23. 제22항에 있어서, 제1 및 제2논리신호상태로 논리신호를 수신하고 그에 응답하여 상기 제1논리신호상태동안 스위치회로를 동작시키므로써 제1과 제2노드를 연결하는 단계는 상기 논리신호를 수신하고 그에 응답하여 MOS 트랜지스터를 동작시키므로써 제1과 제2노드를 연결하는 단계로 구성되고, 상기 제2논리신호상태 동안 상기 스위치회로를 비동작시키는 단계는 상기 제2신호상태 동안 상기 MOS 트랜지스터를 바이어스 오프하는 단계로 구성되는 것을 특징으로 하는 논리신호를 논리적으로 처리하는 방법.
  24. 제22항에 있어서, 제2논리신호상태 동안 상기 제1스위치회로를 통해 실질적으로 전류가 흐르지 못하도록 하는 단계는 상기 논리신호를 수신하고 그에 응답하여 상기 스위치회로에 바이어스신호로써 풀업 전압을 공급하는 단계로 구성되는 것을 특징으로 하는 논리신호를 논리적으로 처리하는 방법.
  25. 제22항에 있어서, 집적회로안에서 상기 단계들을 실행하는 단계를 더 포함하는 것을 특징으로 하는 논리신호를 논리적으로 처리하는 방법.
  26. 제22항에 있어서, 컴퓨터안에서 상기 단계들 더 포함하는 것을 특징으로 하는 논리신호를 논리적으로 처리하는 방법.
  27. 3.5볼트 이하의 전원전압으로 동작하는 복수의 저전력 MOS 장치로 구성되는 논리회로를 포함하는 것을 특징으로 하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050302A 1994-12-16 1995-12-15 누설전류를 스티어링하는 동적논리회로 KR960027328A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35786994A 1994-12-16 1994-12-16
US08/357,869 1994-12-16

Publications (1)

Publication Number Publication Date
KR960027328A true KR960027328A (ko) 1996-07-22

Family

ID=23407357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050302A KR960027328A (ko) 1994-12-16 1995-12-15 누설전류를 스티어링하는 동적논리회로

Country Status (2)

Country Link
JP (1) JPH08256050A (ko)
KR (1) KR960027328A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335149A (ja) * 2001-05-09 2002-11-22 Ando Electric Co Ltd 半導体集積回路

Also Published As

Publication number Publication date
JPH08256050A (ja) 1996-10-01

Similar Documents

Publication Publication Date Title
KR100344372B1 (ko) 저전력출력버퍼
KR960027327A (ko) 전하 누설을 감소시킨 동적논리회로
KR960027335A (ko) 누설전하를 감소시킨 동적, 클럭 인버터 래치
KR890015425A (ko) 바이폴라 트랜지스터와 cmos 트랜지스터를 사용한 반도체 집적회로
JPH05145384A (ja) Ｃｍｏｓレシーバ入力インターフエース回路
KR960027337A (ko) 출력신호레벨이 개선된 정논리회로
KR900005455A (ko) 레벨 변환 기능을 갖는 출력버퍼회로
KR20170043995A (ko) 저전력 고속 집적 클럭 게이팅 셀
US5831452A (en) Leak tolerant low power dynamic circuits
US6259299B1 (en) CMOS level shift circuit for integrated circuits
KR920013923A (ko) 레벨 변환 회로
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
KR100211758B1 (ko) 멀티 파워를 사용하는 데이터 출력버퍼
KR0141940B1 (ko) 반도체 메모리장치의 비중첩신호 발생회로
US6232799B1 (en) Method and apparatus for selectively controlling weak feedback in regenerative pass gate logic circuits
KR960702698A (ko) 전자 회로(CMOS input with Vcc compensated dynamic threshold)
KR960027328A (ko) 누설전류를 스티어링하는 동적논리회로
US6069498A (en) Clock generator for CMOS circuits with dynamic registers
US5717355A (en) Method and apparatus with active feedback for shifting the voltage level of a signal
KR890007503A (ko) 반도체집적회로
KR940020690A (ko) 저전력소모 및 고속 노아게이트 집적회로
KR100261995B1 (ko) 저잡음 출력 버퍼
KR970031312A (ko) 3-상태회로의 출력 안정화회로
KR970067354A (ko) 어드레스 천이 검출 회로
US5898320A (en) Programmable interconnect point having reduced crowbar current

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination