KR960026999A - 압전체 소자 및 이의 제조방법 - Google Patents

압전체 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR960026999A
KR960026999A KR1019950043192A KR19950043192A KR960026999A KR 960026999 A KR960026999 A KR 960026999A KR 1019950043192 A KR1019950043192 A KR 1019950043192A KR 19950043192 A KR19950043192 A KR 19950043192A KR 960026999 A KR960026999 A KR 960026999A
Authority
KR
South Korea
Prior art keywords
piezoelectric
electrodes
polarized
piezoelectric body
internal
Prior art date
Application number
KR1019950043192A
Other languages
English (en)
Other versions
KR100217983B1 (ko
Inventor
준 다보타
도시히코 우나미
지로 이노우에
Original Assignee
무라따 야스따까
가부시끼가이샤 무라따 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP06307442A external-priority patent/JP3114538B2/ja
Priority claimed from US08/460,660 external-priority patent/US5914556A/en
Application filed by 무라따 야스따까, 가부시끼가이샤 무라따 세이사꾸쇼 filed Critical 무라따 야스따까
Publication of KR960026999A publication Critical patent/KR960026999A/ko
Application granted granted Critical
Publication of KR100217983B1 publication Critical patent/KR100217983B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/09—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by piezoelectric pick-up
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/09—Forming piezoelectric or electrostrictive materials
    • H10N30/093—Forming inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Force Measurement Appropriate To Specific Purposes (AREA)

Abstract

본 발명에 의한 압전체 소자(21)에는, 내부 전극(31)이 압전 세라믹체(22)내에서 종방향으로 연장되어져 있으며, 제1~제3표면 전극(23~25) 및 (27~29)들이 종방향을 따라 제1~제3단부 내에서 압전 세라믹체(22)의 상하부에 형성되어져 있고, 접속 전극(26,30)들이 형성되어져서 제1~제3표면 전극(23~25) 및 (27~29)들을 서로 접속시키며, 제2단부가 제1, 제3단부들과 반대방향으로 분극처리되도록 제1~제3단부들이 분극처리되고, 내부 전극의 상하부 영역이, 제1~제3단부의 각 분극 방향에 대해 반대방향으로 분극처리되어진다.

Description

압전체 소자 및 이의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 제1바람직한 실시예에 의한 압전체 소자의 사시도이다.

Claims (18)

  1. 종방향을 따라 연장되어져 있는 제1, 제2, 제3단부들을 갖고, 상기 단부들은, 상기 제1, 제3단부들이 두께 방향을 따라 상기 제2단부와 반대방향으로 분극처리되도록 분극처리되어져 있는 압전체; 상기 압전체의 내부에 위치하고, 압전체의 종방향으로 연장되어져 있으나 양종단에 닿아 있지는 않는 내부 전극 및; 상기 압전체의 상하면상에 각각 위치하는 제1, 제2신호 취출 전극을 포함하고 있으며, 상기 제1, 제2신호 취출 전극 각각은, 상기 제1, 제2, 제3단부상에 각각 위치하며 종방향을 따라 서로 분리되어져 있는 두꺼운 막 형상의 제1, 제2, 제3표면 전극 및; 상기 제1, 제2, 제3표면 전극을 서로 전기적으로 접속하며, 제1, 제2, 제3표면 전극의 적어도 일부를 덮는 박막 형상의 접속 전극을 가짐을 특징으로 하는 압전체 소자.
  2. 제1항에 있어서, 상기 내부 전극 상하부 영역이 상기 제1, 제2, 제3단부 각각에서 반대방향으로 분극처리 되어짐을 특징으로 하는 압전체 소자.
  3. 제1항에 있어서, 상기 접속 전극이 상기 압전체의 양종단에 닿지는 않도록 형성됨을 특징으로 하는 압전체 소자.
  4. 제1항 또는 제2항에 있어서, 상기 압전체가 압전 세리믹으로 만들어진 것임을 특징으로 하는 압전체 소자.
  5. 압전체의 종방향을 따라 연장되어져 있는 제1, 제2, 제3단부를 가지며, 상기 단부들은, 제1, 제3단부들이 두께 방향을 따라 제2단부의 분극처리방향과 반대로 분극처리되도록 분극처리된 압전체; 상기 압전체의 내부에 위치하며, 압전체의 종방향을 따라 연장되어 있으나, 압전체의 양종단에 닿아 있지는 않는 내부 전극 및; 압전체의 상하면에 각각 위치한 제1, 제2신호 취출 전극을 포함하고 있으며, 상기 제1, 제2신호 취출 전극 각각이, 상기 제1, 제2, 제3단부상에 각각 위치하며, 종방향을 따라 서로 분리되어져 있는 두꺼운 막 형상의 제1, 제2, 제3표면 전극 및; 상기 제1, 제2, 제3표면 전극을 서로 전기적으로 접속시키고, 제1, 제2, 제3표면 전극의 적어도 일부를 덮는 접속 전극을 가짐을 특징으로 하는 가속도 센서.
  6. 하기의 단계: 압전체의 종방향을 따라 연장된 내부 전극을 포함하는 압전체를 제조하는 단계; 상기 종방향을 따라 압전체의 제1, 제2, 제3단부의 상기 압전체의 상하면에 도정성 패이스트를 도포하게 베이킹(baking)하여, 제1, 제2, 제3표면 전극을 각각 형성시키는 단계; 상기 압전체의 두께 방향을 따라, 제1, 제3단부가 제2단부와 반대방향으로 분극처리되도록, 상기 압전체의 상하면에 위치하는 내부 전극 및 제1, 제2, 제3표면 전극을 통해 상기 압전체를 분극처리시키는 단계 및; 상기 압전체의 상하부에 각각 위치하는 제1, 제2,제3표면 전극을 서로 전기적으로 접속시키며, 제1, 제2, 제3표면 전극의 적어도 일부를 덮도록, 제1, 제2접속 전극을 형성시키는 단계를 포함함을 특징으로 하는 압전체 소자의 제조방법.
  7. 제6항에 있어서, 상기 내부 전극의 상하부 영역이 상기 제1, 제2, 제3단부 각각에서 반대방향으로 분극처리 되어짐을 특징으로 하는 제조방법.
  8. 제6항에 있어서, 상기 내부 전극을 포함하는 압전체 제조단계가, 한 쌍의 압전 세라믹 판 사이에 상기 내부 전극을 형성시키고, 상기 한 쌍의 압전 세라믹판들을 서로 접합시켜서 실시됨을 특징으로 하는 제조방법.
  9. 하기의 단계: 한 쌍의 압전 세리믹판을 제조하는 단계; 상기 압전판 각각의 한쪽 주면상에, 각 압전판의 종방향을 따라 연장되어 있으나 압전판의 양종단에 닿지는 않도록 내부 전극을 형성시키는 단계; 상기 압전 세라믹판의 상기 내부 전극들을 갖는 면과 반대쪽 면 제1, 제2, 제3단부에 도전성 패이스트를 도포하고 베이킹 함으로써 두꺼운 막 형성의 제1, 제2, 제3표면 전극을 각각 형성시키는 단계; 상기 제1, 제3단부들이, 두께 방향을 따라 상기 제2단부의 분극처리 방향과 반대로 분극처리되도록, 상기 내부 전극 및 제1, 제2, 제3표면 전극을 통해 내부 전극 및 제1, 제2, 제3표면 전극이 형성되어진 압전 세라믹판을 분극처리시키는 단계; 제1, 제2, 제3표면 전극이 형성되어진 상기 압전 세라믹판 상에, 상기 제1, 제2, 제3표면 전극의 적어도 일부를 각각 덮도록, 박막 형상의 접속전극을 형성시키는 단계 및 ; 상기 내부 전극들이 형성되어진 면과 상기 접속전극들이 형성되어진 한 쌍의 압전 세라믹판을 서로 부착시켜서 압전체를 형성시키는 단계를 포함함을 특징으로 하는 압전체 소자의 제조방법.
  10. 제9항에 있어서, 상기 내부 전극 각각의 상하부 영역이 상기 제1~제3단부내에서 반대 방향으로 분극처리되어짐을 특징으로 하는 제조방법.
  11. 종방향을 따라 연장되어져 있는 제1, 제2, 제3단부를 갖고 있으며, 상기 단부들은, 제1, 제3단부들이 압전체의 두께 방향을 따라 제2단부의 분극처리 방향과 반대방향으로 분극처리되도록 분극처리되어진 압전체; 상기 압전체의 내부에 위치하며, 상기 제1, 제2, 제3단부내에서 상기 종방향을 따라 연장되어져 있고 각각이 분리되어져 있는 제1, 제2, 제3내부 전극 및; 상기 압전체의 상하면상에 각각 위치하는 제1, 제2신호 취출 전극을 포함하는 압전체 소자.
  12. 제11항에 있어서, 상기 내부 전극 상하부 영역이 상기 제1, 제2, 제3단부 각각에서 반대방향으로 분극처리 되어짐을 특징으로 하는 압전체 소자.
  13. 제11항에 있어서, 상기 압전체가 압전 세리믹으로 만들어진 것임을 특징으로 하는 압전체 소자.
  14. 압전체의 종방향을 따라 연장된 제1, 제2, 제3단부를 갖고 있으며, 제1, 제3단부가 압전체의 두께 방향을 따라 제2단부의 분극처리 방향과 반대 방향으로 분극처리되도록 분극처리된 압전체; 상기 압전체 내부에 위치하며, 상기 제1, 제2, 제3단부내에서 종방향으로 연장되어져 있고, 서로 분리되어져 있는 제1, 제2, 제3내부 전극 및; 상기 압전체의 상하면에 각각 위치하는 제1, 제2신호 취출 전극을 포함하는 가속도 센서.
  15. 하기의 단계: 압전 세라믹체를 포함하는, 실제적으로 직사각형인 제1, 제2그린 시트(green sheet)를 제조하는 단계; 제1그린 시트의 종방향을 따라, 제1, 제2, 제3단부내의 제1그린 시트의 한쪽면에 도전성 패이스트를 도포하여 제1, 제2, 제3내부 전극 패턴을 각각 형성시키는 단계; 제1, 제2, 제3내부 전극 패턴이 형성되어진 제1그린 시트의 표면상에 상기 제2그린 시트를 쌓아올려서, 적층 시트를 얻는 단계; 상기 적층 시트를 연소시켜서 상기 세라믹체와 제1, 제2, 제3내부 전극을 전체적으로 연소시킴으로써 소결체를 얻는 단계; 상기 소결체의 상하면에 도전성 패이스트를 도포함으로써 제1, 제2신호 취출전극을 형성시키고, 상기 제1, 제2신호 취출 전극을 베이킹하는 단계 및; 소결체의 제1, 제3단부가 압전체의 두께 방향을 따라 제2단부와 반대방향으로 분극처리되도록, 제1, 제2신호 취출 전극 및 제1, 제2, 제3내부 전극을 통해, 상기 소결체를 분극처리시키는 단계를 포함함을 특징으로 하는 압전체 소자의 제조방법.
  16. 제15항에 있어서, 상기 내부 전극의 상하면에 위치한 영역이, 제1, 제2, 제3단부 내 각각에서 반대방향으로 분극처리됨을 특징으로 하는 방법.
  17. 하기의 단계: 실제적으로 직사각형인 연소된 제1, 제2압전 세라믹판을 제조하는 단계; 상기 제1, 제2압전 세라믹판의 종방향을 따라 한쪽면의 제1, 제2, 제3단부에 도전성 패이스트를 도포하여, 제1, 제2, 제3내부 전극 패턴을 각각 형성시키는 단계; 상기 제1 제2압전 세라믹판에서 상기 내부 전극 패턴이 형성되어진 면의 반대쪽에 도전성 패이스트를 도포하여, 제1, 제2신호 취출 전극 패턴을 각각 형성시키는 단계; 상기 제1, 제2압전 세라믹판을 가열하여 상기 내부 전극 패턴 및 상기 신호 취출 전극 패턴을 베이킹함으로써, 제1, 제2, 제3내부 전극 및 신호 취출 전극을 각각 형성시켜 상기 제1, 제3단부들이 상기 압전 세라믹판의 두께 방향을 따라 상기 제2단부의 분극처리방향과 반대로 분극처리되도록, 상기 신호 취출 전극 및, 제1, 제2, 제3내부 전극을 통해, 상기 제1, 제2압전 세라믹판을 분극처리시키는 단계 및; 상기 내부 전극이 형성되어진 면들을 상기 제1~제3 내부 전극이 각각 형성되어진 제1, 제2압전 세라믹판과 각각 접합시켜 압전체 소자를 얻는 단계를 포함함을 특징으로 하는 압전체 소자의 제조방법.
  18. 제17항에 있어서, 상기 내부 전극의 상하부 영역이 제1, 제2, 제3단부에서 반대방향으로 분극처리됨을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950043192A 1994-12-12 1995-11-23 압전체 소자 및 이의 제조방법 KR100217983B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP06307442A JP3114538B2 (ja) 1994-12-12 1994-12-12 圧電体素子及びその製造方法
JP1994-307442 1994-12-12
US8/460660 1995-06-02
US08/460,660 US5914556A (en) 1994-09-09 1995-06-02 Piezoelectric element and method of manufacturing the same
US08/460,660 1995-06-02

Publications (2)

Publication Number Publication Date
KR960026999A true KR960026999A (ko) 1996-07-22
KR100217983B1 KR100217983B1 (ko) 1999-09-01

Family

ID=51565550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043192A KR100217983B1 (ko) 1994-12-12 1995-11-23 압전체 소자 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR100217983B1 (ko)
TW (1) TW299397B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020050894A (ko) * 2000-12-22 2002-06-28 윤종용 피에조 어레이의 균일한 표면 및 최대 변위 구현방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020050894A (ko) * 2000-12-22 2002-06-28 윤종용 피에조 어레이의 균일한 표면 및 최대 변위 구현방법

Also Published As

Publication number Publication date
KR100217983B1 (ko) 1999-09-01
TW299397B (ko) 1997-03-01

Similar Documents

Publication Publication Date Title
JPH0635462Y2 (ja) 積層型コンデンサ
US5614044A (en) Method of manufacturing a laminated ceramic device
JPH08130160A (ja) 積層セラミック電子部品の製造方法
JP2003502872A (ja) 圧電層による多層構造を備えた圧電素子およびその製造方法
GB2379794B (en) Laminated piezoelectric element, method for manufacturing the same, and piezoelectric actuator
KR960026999A (ko) 압전체 소자 및 이의 제조방법
JPS62211974A (ja) 積層型圧電素子およびその製造方法
JPH10241993A (ja) 積層セラミック電子部品
JPH09246125A (ja) チップ型電子部品の製造方法
JPH05243007A (ja) 積層サーミスタ
JPH03124625U (ko)
JPH0323603A (ja) 積層型チップインダクタ
JPH09232184A (ja) チップ型電子部品
JPH0487623U (ko)
JPH0417376A (ja) 電歪効果素子の製造方法
JPH07131084A (ja) 積層型圧電体素子の内部電極と外部電極の接続構造
TH21317A (th) ชิ้นส่วนพิโซอิเล็กตริกและวิธีการผลิตสิ่งดังกล่าว
TH15673B (th) ชิ้นส่วนพิโซอิเล็กตริกและวิธีการผลิตสิ่งดังกล่าว
GB9021121D0 (en) Multilayer ceramic structures
JPH065201U (ja) 誘電体フィルタ
JPH0644101U (ja) チップ型正特性サーミスタ素子
JPH04278507A (ja) 電子部品及びその製造方法
JPS61102078A (ja) 積層圧電素子
JPS6466907A (en) Voltage-dependent nonlinear resistor
JPH0440522U (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 17

EXPY Expiration of term