KR960026773A - 반도체 메모리장치의 트랜지스터 및 그 제조방법 - Google Patents

반도체 메모리장치의 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR960026773A
KR960026773A KR1019940035977A KR19940035977A KR960026773A KR 960026773 A KR960026773 A KR 960026773A KR 1019940035977 A KR1019940035977 A KR 1019940035977A KR 19940035977 A KR19940035977 A KR 19940035977A KR 960026773 A KR960026773 A KR 960026773A
Authority
KR
South Korea
Prior art keywords
cell array
transistor
forming
conductive
gate electrode
Prior art date
Application number
KR1019940035977A
Other languages
English (en)
Other versions
KR0165306B1 (ko
Inventor
최진규
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940035977A priority Critical patent/KR0165306B1/ko
Publication of KR960026773A publication Critical patent/KR960026773A/ko
Application granted granted Critical
Publication of KR0165306B1 publication Critical patent/KR0165306B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

셀 어레이부에 랜딩 패드가 형성되어 있는 트랜지스터 및 그 제조방법에 대해 기재되어 있다. 이는 셀 어레이부 및 주변회로부의 트랜지스터 및 셀 어레이부의 랜딩 패드까지 형성된 결과물이, 셀 어레이부 및 주변회로부 전체에 형성된 게이트전극, 상기 게이트전극의 측벽에 형성된 스페이서, 상기 게이트전극들 사이에 형성된 트랜지스터의 소오스/드레인들, 및 셀 어레이부의 상기 소오스/드레인 상에 형성된 랜딩 패드로만 구성된 것을 특징으로 한다. 또한 셀 어레이부에 트랜지스터와 랜딩 패드를 형성하는 공정 및 주변회로부에 CMOS 트랜지스터를 형성하는 공정을 포함하는 것을 특징으로 한다. 따라서, 제조공정을 간단히 할 수 있어, 제조원가를 절감하고 수율을 향상시킬수 있다.

Description

반도체 메모리장치의 트랜지스터 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 방법에 의해 제조된 랜딩 패드를 구비한 반도체 메모리장치에서의 트랜지스터의 구조를 도시한 단면도이다.

Claims (7)

  1. 셀 어레이부 및 주변회로부의 트랜지스터 및 셀 어레이부의 랜딩 패드까지 형성된 결과물이, 셀 어레이부 및 주변회로부 전체에 형성된 게이트전극; 상기 게이트전극의 측벽에 형성된 스페이서; 상기 게이트전극들 사이에 형성된 트랜지스터의 소오스/드레인들; 및 셀 어레이부의 상기 소오스/드레인 상에 형성된 랜딩 패드로만 구성된 것을 특징으로 하는 반도체 메모리장치의 트랜지스터.
  2. 제1항에 있어서, 상기 소오스/드레인은 LDD(Lightly Doped Drain)구조인 것을 특징으로 하는 반도체메모리장치의 트랜지스터.
  3. 셀 어레이부에 트랜지스터와 랜딩 패드를 형성하는 공정; 및 주변회로부에 CMOS 트랜지스터를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리장치의 트랜지스터 제조방법.
  4. 반도체기판 상에 게이트전극을 형성하는 제1공정; 결과물 전면에 제1절연막을 형성하는 제2공정; 감광물질을 도포한 후, 셀 어레이부만을 오픈시키는 제3공정; 표면으로 노출된 상기 제1절연막을 이방성식각하여 셀 어레이부에 형성되어 있는 게이트전극의 측벽에 스페이서를 형성하는 제4공정; 감광물질을 제거하는 제5공정; 결과물 전면에 도전물질을 증착하는 제6공정; 결과물에 제1도전형 불순물을 도우프하는 제7공정; 감광물질을 도포한 후 패터닝함으로써 랜딩 패드 형성을 위한 감광패턴을 형성하는 제8공정; 상기 감광막패턴을 식감마스크로 하여 상기 도전물질을 패터닝함으로써 셀 어레이부에 랜딩 패드를 형성하는 제9공정; 제1도전형 MOS트랜지스터가 형성될 영역에 형성되어 있는 상기 제1절연막을 이방성식각함으로써 상기 제1도전형 MOS트랜지스터의 게이트전극의 측벽에 스페이서를 형성하는 제10공정; 제1도전형 불순물을 도우프하는 제11공정; 제2도전형 MOS 트랜지스터가 형성될 영역에 형성되어 있는 상기 제1절연막을 이방성식감함으로써 상기 제2도전형 MOS 트랜지스터의 게이트전극의 측벽에 스페이서를 형성하는 제12공정; 및 제2도전형 불순물을 도우프하는 제13공정을 포함하는 것을 특징으로 하는 반도체 메모리장치의 트랜지스터 제조방법.
  5. 제4항에 있어서, 상기 제1공정 후에, 상기 게이트전극을 주입마스크로 하여 제1 및 제2도전형의 불순물을 주입하는 공정을 더 포함하는 것을 특징으로 하는 반도체 메모리장치의 트랜지스터의 제조방법.
  6. 제4항에 있어서, 상기 제7공정은 상기 제5공정 또는 제9공정 후에 진행되는 것을 특징으로 하는 반도체 메모리장치의 트랜지스터의 제조방법.
  7. 제4항에 있어서, 상기 제11공정에서, 상기 제1도전형 불순물은 제1도전형 MOS 트랜지스터의 소오스/드레인이 형성될 영역 뿐만 아니라 셀 어레이부 전면에도 도우프되는 것을 특징으로 하는 반도체 메모리장치의 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035977A 1994-12-22 1994-12-22 반도체 메모리장치의 트랜지스터 및 그 제조방법 KR0165306B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035977A KR0165306B1 (ko) 1994-12-22 1994-12-22 반도체 메모리장치의 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035977A KR0165306B1 (ko) 1994-12-22 1994-12-22 반도체 메모리장치의 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960026773A true KR960026773A (ko) 1996-07-22
KR0165306B1 KR0165306B1 (ko) 1998-12-15

Family

ID=19402911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035977A KR0165306B1 (ko) 1994-12-22 1994-12-22 반도체 메모리장치의 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0165306B1 (ko)

Also Published As

Publication number Publication date
KR0165306B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR960036040A (ko) 강유전체 메모리 장치 및 그 제조방법
KR950021547A (ko) 반도체 장치 및 그의 제조방법
KR970072204A (ko) 적어도 하나의 mos 트랜지스터를 가지는 회로 장치 및 그것의 제조방법
KR970054431A (ko) 모스 트랜지스터 및 그 제조방법
KR960026773A (ko) 반도체 메모리장치의 트랜지스터 및 그 제조방법
KR970018685A (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
KR970072491A (ko) 박막트랜지스터 및 그 제조방법
KR0147667B1 (ko) 상이한 스페이서 길이를 이용한 반도체 소자의 제조 방법
KR100206130B1 (ko) 씨모스 반도체 장치 제조방법
KR0172832B1 (ko) 반도체소자 제조방법
KR980005882A (ko) 모스 트랜지스터 및 그의 제조방법
KR970054379A (ko) 엘디디(ldd) 모스(mos) 소자의 제조 방법
KR970053895A (ko) 씨모스(cmos) 소자의 구조 및 제조방법
KR970018691A (ko) 모스 트랜지스터 및 그 제조방법
KR970004432B1 (en) Fabrication method of transistor
KR970048712A (ko) 액정표시장치의 제조방법
KR970024308A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법
KR970018260A (ko) 씨모스 제조방법
KR970054414A (ko) 상이한 스페이서의 크기를 가지는 반도체 장치의 제조 방법
KR970030499A (ko) 반도체 소자의 제조방법
KR970053920A (ko) 씨모스(cmos) 트랜지스터의 제조방법
KR980005869A (ko) 씨모스 전계효과 트랜지스터(fet)의 제조방법
KR970018723A (ko) 스태틱 램 셀의 박막 트랜지스터 및 그 제조방법
KR970004037A (ko) 반도체 소자의 트랜지스터 제조방법
KR960015894A (ko) 반도체소자의 부트스트랲 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee