KR960019481A - 반도체 패턴 형성 방법 - Google Patents

Abstract

본 발명은 웨이퍼의 최상층을 선택적으로 제거하거나 집적회로 소자들의 표면구조를 결정하는 반도체 패턴 형성 방법에 관한 것으로, 특히 다중 레티클을 사용하여 패턴의 해상도를 높이고, 다중 레티클간의 패턴 사이즈를 달리하여 노광 에너지의 균일성을 향상시키도록 한 반도체 패턴 형성 방법에 관한 것이다. 종래에는 하나의 레티클을 사용하여 노광을 행함으로써 패턴 가장자리에서의 빛의 산란으로 패턴 해상도가 떨어지고, 노광 에너지의 균일도가 저하되는등 문제가 있었다. 본 발명은 광원으로부터의 광을 레티클에 조사하고 광의 일부분이 레티클을 통해 투과되는 단계, 패턴을 노출시키도록 렌즈시스템을 사용하여 웨이퍼위의 포토레지스트층 위에 있는 레티클을 통해 투과되는 광을 영상화하는 단계, 및 노출된 패턴을 현상하는 단계를 포함하여 이루어지는 반도체 패턴 형성 방법에 있어서, 동일한 모양의 레티클을 겹쳐 구성한 다중 레티클을 채용하여 패턴 가장자리에서의 빛의 산란을 감소시키고, 다중 레티클간의 패턴 사이즈를 서로 다르게 하여 노광 에너지의 균일성을 향상시킴으로써 미세 선폭의 집적회로 디바이스 제작을 가능하게 하고, 적은 자본의 투자로 하이 디바이스 생산을 가능하게 하여 원가 절감에 기여토록 한 것이다.

Description

반도체 패턴 형성 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 일 실시례에 의한 반도체 패턴 형성 방법을 위한 구성도,

제2도는 빛을 조사할 때에 다중 레티클을 통과한 빛의 상태를 나타낸 상세도,

제3도는 빛을 조사할 때에 다중 레티클을 통과한 빛의 에너지 강도 분포 상태도.

Claims (4)

1. 광원으로부터의 광을 레티클에 조사하고 광의 일부분이 레티클을 통해 투과되는 단계, 패턴을 노출시키도록 렌즈시스템을 사용하여 웨이퍼위의 포토레지스트층 위에 있는 레티클을 통해 투과되는 광을 영상화하는 단계, 및 노출된 패턴을 현상하는 단계를 포함하여 이루어지는 반도체 패턴 형성 방법에 있어서, 동일한 모양의 레티클을 겹쳐 구성한 다중 레티클을 채용하여 패턴 가장자리에서의 빛의 산란을 감소시키는 것을 특징으로 하는 반도체 패턴 형성 방법.
2. 제1항에 있어서, 다중 레티클간의 패턴 사이즈를 서로 다르게 하는 것을 특징으로 하는 반도체 패턴 형성 방법.
3. 제1항 또는 제2항에 있어서, 상기 다중 레티클은 적어도 3개 이상의 레티클이 겹쳐 배열되는 것을 특징으로 하는 반도체 패턴 형성 방법.
4. 제2항에 있어서, 다중 레티클간의 패턴 사이즈는 상부에 위치한 레티클보다 그 하부에 위치한 레티클의 패턴 사이즈가 작은 것을 특징으로 하는 반도체 패턴 형성 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.