KR0146399B1 - 반도체 패턴 형성 방법 - Google Patents

Abstract

본 발명은 웨이퍼의 최상층을 선택적으로 제거하거나 집적회로 소자들의 표면구조를 결정하는 반도체 패턴 형성 방법에 관한 것으로, 특히 다중 레티클을 사용하여 패턴의 해상도를 높이고, 다중 레티클간의 패턴 사이즈를 달리하여 노광 에너지의 균일성을 향상시키도록 한 반도체 패턴 형성 방법에 관한 것이다. 종래에는 하나의 레티클을 사용하여 노광을 행함으로써 패턴 가장자리에서의 빛의 산란으로 패턴 해상도가 떨어지고, 노광 에너지의 균일도가 저하되는 등 문제가 있었다. 본 발명은 광원으로부터의 광을 레티클에 조사하고 광의 일부분이 레티클을 통해 투과되는 단계, 패턴을 노출시키도록 렌즈시스템을 사용하여 웨이퍼위의 포토레지스트층위에 있는 레티클을 통해 투과되는 광을 영상화하는 단계. 및 노출된 패턴을 현상하는 단계를 포함하여 이루어지는 반도체 패턴 형성 방법에 있어서, 동일한 모양의 레티클을 겹쳐 구성한 다중 레티클을 채용하여 패턴 가장자리에서의 빛의 산란을 감소시키고, 다중 레티클간의 패턴 사이즈를 서로 다르게 하여 노광 에너지의 균일성을 향상시킴으로써 미세 선폭의 집적회로 디바이스 제작을 가능하게 하고, 적은 자본의 투자로 하이 디바이스 생산을 가능하게 하여 원가 절감에 기여토록 한 것이다.

Description

반도체 패턴 형성 방법

제1도는 본 발명의 일 실시예에 의한 반도체 패턴 형성 방법을 위한 구성도.

제2도는 빛을 조사할 때에 다중 레티클을 통과한 빛의 상태를 나타낸 상세도.

제3도는 빛을 조사할 때에 다중 레티클을 통과한 빛의 에너지 강도 분포 상태도.

제4도는 본 발명의 다른 실시예에 의한 반도체 패턴 형성 방법에서 빛을 조사할 때에 다중 레티클을 통과한 빛의 상태를 나타낸 상세도.

* 도면의 주요부분에 대한 부호의 설명

1 : 광원 2 : 영상렌즈시스템

3, 3-1, 3-2, 3-3 : 레티클 4 : 웨이퍼

5 : 감광막

본 발명은 웨이퍼의 최상층을 선택적으로 제거하거나 집적회로 소자들의 표면구조를 결정하는 반도체 패턴 형성 방법에 관한 것으로, 특히 다중 레티클을 사용하여 패턴의 해상도를 높이고, 다중 레티클간의 패턴 사이즈를 달리하여 노광 에너지의 균일성을 향상시키도록 한 반도체 패턴 형성 방법에 관한 것이다.

일반적으로 반도체장치의 제조에 있어서는, 포토리소그래피(Photo-lithography)방법을 이용하여 웨이퍼(Wafer)의 표면에 집적회로의 패턴을 형성한다. 집적회로 소자들의 표면구조를 결정하는 포트리소그래피 공정은 투명판에 그려진 마스터 패턴(Master Pattern)을 통해 빛을 쪼인 후 현상(Develop)하면 그 패턴이 웨이퍼에 나타나는 감광막 기술에서 발전된 것으로, 마스크에 자외선 등을 조사하여 웨이퍼의 표면에 도포되어 있는 감광막에 원하는 패턴을 선택적으로 복사하는 노광(Expose)공정을 포함한다. 노광방법에는 콘택트(Contact)방법, 프록시미티(Proximity)방법 및 프로젝션(Projection)방법 등이 있었으나, 이러한 방법들은 반도체 장치가 초고집적화되어 가는 추세에 따라 회로의 선폭이 미세해짐으로써 사용에 한계가 있어, 최근에는 웨이퍼 스텝핑(Wafer stepping)방법을 사용하고 있다. 상기 웨이퍼 스텝핑방법은 칩패턴의 5∼10배 정도의 크기를 갖는 마스크를 사용하여 스텝-엔드-리피트(step-and-repeat)방법으로 노광을 하는 것으로 미세한 선폭을 얻을 수 있다.

이러한 웨이퍼 스텝핑 방법에 의한 종래의 포토리소그래픽 공정은 불투명층을 패턴화하고, 투명기판 위에 불투명층을 형성함으로써 만들어진 레티클(Reticle)을 사용하게 되는데, 이 레티클은, 예를 들어 불투명층이 크롬(Cr)으로 만들어지고 투명기판이 유리와 석영 등의 투명물질로 만들어진다. 이와 같은 레티클은 스텝퍼에서 광학시스템의 조사렌즈와 영상렌즈시스템 사이에 배치되며, 그 상부에 광원(예를 들어 수은램프)이 위치된다. 또한 상기 영상렌즈시스템의 하부에는 웨이퍼가 놓이게 된다. 이와 같은 구조에서 광원으로부터 방출된 광이 레티클의 전체 표면을 조사하고, 불투명패턴을 조사하는 광의 일부가 불투명패턴에 의해 정지되는 것에 의하여 불투명패턴과 함께 제공되지 않은 레티클의 일부를 조사하는 광의 일부만이 레티클을 통하여 투과되고, 영상렌즈시스템을 거쳐 웨이퍼의 포토레지스트층 위에서 영상화된다. 이때 포토레지스트층을 조사하는 광의 진폭의 제곱에 비례한 광 강도분포를 가지는 패턴이 포토레지스트층 위에 형성되고 포토레지스트층은 선택적으로 노출된다. 이와 같이 포토레지스트층에 영상화된 패턴을 성장시키는 것으로 웨이퍼 위에 집적회로 소자의 패턴을 형성하는 것이다.

그러나, 상기한 바와 같은 종래의 패턴 형성 방법에 있어서는, 광원으로부터 방출된 빛이 하나의 레티클을 통과하여 그 패턴을 웨이퍼에 투영시킴으로써 패턴의 가장자리 부위에서 빛이 산란되어 패턴의 해상도를 저하시키는 문제가 발생되었다. 또 종래의 패턴 형성 방법에 있어서는, 영상렌즈 시스템을 거치면서 빛의 경로차가 변하여 원래 레티클의 패턴 사이즈에 비해 노출 패턴이 커지거나 작아짐으로써 해상도를 저하시키는 요인으로 작용하는 문제가 있어, 개선이 요구되었다.

이를 감안하여 창안한 본 발명의 목적은, 싱글이 아닌 다중 레티클을 사용함으로써 빛의 산란을 감소시켜 패턴 해상도를 높이는 반도체 패턴 형성 방법을 제공함에 있다.

본 발명의 다른 목적은, 다중 레티클간의 패턴 사이즈를 다르게 하여 빛의 강도를 보상함으로써 노광 에너지의 균일성을 향상시키는 반도체 패턴형성 방법을 제공함에 있다.

상기와 같은 본 발명의 목적을 달성하기 위하여, 광원으로부터의 광을 레티클에 조사하고 광의 일부분이 레티클을 통해 투과되는 단계, 패턴을 노출시키도록 렌즈시스템을 사용하여 웨이퍼위의 포토레지스트층위에 있는 레티클을 통해 투과되는 광을 영상화하는 단계, 및 노출된 패턴을 현상하는 단계를 포함하여 이루어지는 반도체 패턴 형성 방법에 있어서, 동일한 모양의 레티클을 겹쳐 구성한 다중 레티클을 채용하여 패턴 가장자리에서의 빛의 산란을 감소시키는 것을 특징으로 하는 반도체 패턴 형성 방법이 제공된다.

또한 본 발명의 목적은, 다중 레티클을 채용하고 각 레티클간의 패턴 사이즈를 다르게 하여 노광 에너지 균일성을 향상시키는 반도체 패턴 형성방법을 제공함으로써 달성된다. 여기서 다중 레티클은 적어도 3개 이상의 레티클을 겹쳐 배열함이 바람직하며, 다중 레티클간의 패턴 사이즈는 상부에 위치한 레티클보다 그 하부에 위치한 레티클의 패턴 사이즈가 작게 형성된다.

이하, 상기한 바와 같은 본 발명에 의한 반도체 패턴 형성 방법을 첨부도면에 의거하여 보다 상세히 설명한다.

첨부한 제1도는 본 발명의 일 실시예에 의한 반도체 패턴 형성 방법을 위한 구성도이고, 제2도는 빛을 조사할 때에 다중 레티클을 통과하는 빛의 상태를 나타낸 상세도이며, 제3도는 빛을 조사할 때에 다중 레티클을 통과하는 빛의 에너지 강도 분포 상태를 보인 것이다.

도면에서 1은 광원을 보인 것이고, 2는 영상렌즈시스템을 보인 것으로, 도시한 바와 같이, 상기 광원(1)과 영상렌즈시스템(2) 사이에 집적회로 패턴이 형성되어 있는 수개(도시예에서는 3개)의 레티클(3);(3-1)(3-2)(3-3)이 겹치는 상태로 배열되어 스텝퍼의 광학시스템을 구성하고 있다. 상기 영상렌즈시스템(2)의 하부에는 레티클(3)의 집적회로 패턴이 전사되는 웨이퍼(4)가 자리하게 되는데, 이 웨이퍼(4)에는 감광막(예컨대, 포토레지스트층)(5)이 도포되어 있다. 상기 레티클(3)의 집적회로 패턴은 웨이퍼(4)의 감광막(5)위에 노광방법에 의하여 1차로 전사되고, 노광후 현상공정 및 에칭공정을 진행하는 것에 의하여 결과적으로 웨이퍼의 표면에 소자의 집적회로 패턴이 형성되는 것이다.

여기서, 상기 각각의 레티클(3-1)(3-2)(3-3)은 동일한 모양 및 크기를 하고 있으며, 종래와 같은 구조, 즉 유리와 석영 등의 투명물질로 만들어진 투명기판(3a)위에, 예를 들어 크롬으로 만들어지는 불투명층(3b)을 증착하여 집적회로 패턴을 형성한 구조를 하고 있다.

상기와 같은 다중 레티클을 채용한 웨이퍼 스펩핑 방법으로 웨이퍼위에 반도체 패턴을 형성하는 방법을 보면 다음과 같다.

일반적인 기본 공정은 종래의 그것(싱글 레티클을 채용한 패턴 형성방법)과 같다. 즉 광원(1)으로부터의 광을 레티클(3)에 조사하고 광의 일부분이 레티클(3)을 통해 투과되는 단계, 패턴을 노출시키도록 렌즈시스템(2)을 사용하여 웨이퍼(4)위의 포토레지스트층(5)위에 있는 레티클(3)을 통해 투과되는 광을 영상화하는 단계, 및 노출된 패턴을 현상하는 단계를 포함하여 이루어지는 기본 공정은 같다.

여기서, 본 발명은 다중 레티클(3)를 채용하여, 종래 싱글 레티클을 사용하는 경우 발생되는 패턴 가장자리에서의 빛의 산란을 감소시켜 패턴의 해상도를 높이는 방법으로서, 이를 제2도 및 제3도를 참조하여 설명하면 다음과 같다.

동일한 모양의 레티클(3-1)(3-2)(3-3)을 함께 겹쳐 사용하면, 첫 번째 레티클(3-1)을 통과한 빛은 패턴 애지에서 다소의 산란이 일어나게 되는데, 이와 같이 산란된 빛은 두 번째 레티클(3-2)의 패턴을 통과하면서 거의 필터링되어 제거되고, 두 번째 레티클의 패턴 에지에서도 빛의 산란은 일어나지만 이 산란 빛은 강도(Intensity)가 매우 낮기 때문에 웨이퍼(4)의 패턴에는 거의 영향을 주지 않아 해상도는 높아지게 되는 것이다. 같은 원리로 여러 개의 레티클을 함께 사용하면 해상도는 더욱 높아지게 된다. 이때 다중 레티클을 구성하는 레티클의 수를 도시예에서는 3개인 경우로 한정하여 도시하고 있으나, 이를 꼭 한정하는 것은 아니며 그 이하 또는 그 이상의 수로 구성하여도 무방하다.

이와 같은 원리를 제3도에 도시한 통과 빛 에너지의 제1레티클 (3-1)과 제2레티클(3-2)에서의 분포 상태를 참조하여 설명하면 다음과 같다.

광원(1)에서 방출된 빛은 제1레티클(3-1)을 통과할 때, 약 99%는 크롬패턴(3b) 사이의 투명기판(3a)부분으로 통과하고, 1% 미만의 빛은 상기 투명기판(3a)과 크롬패턴(3b)사이의 경계면에서 산란된다. 이와 같이 산란된 빛은 제2레티클(3-2)을 통과하면서 거의 필터링되어 제거되고, 제2레티클(3-2)을 통과하면서 패턴 에지에서 발생된 산란된 빛은 재차 필터링 되었으므로 강도가 낮게 되어 웨이퍼(4)의 패턴 형성에는 영향을 주지 못하게 된다. 따라서 원하는 패턴만을 충실히 재현할 수 있게 된다.

이와 같은 본 발명의 패턴 형성 방법에 있어서, 패턴 해상도는 다중레티클을 채용함으로써 높일 수 있으나, 레티클(3)과 영상렌즈시스템(2)을 통과하면서 빛의 경로가 약간씩 변하는 차이가 발생하여 패턴 사이즈가 변화될 수 있는 바, 이를 방지하기 위하여 본 발명에서는 제4도에 도시한 바와 같이, 다중 레티클(3)간의 패턴 사이즈를 다르게 하였다. 즉 레티클과 영상렌즈시스템(2)을 통과하면서 빛의 경로차가 바뀌는 것을 레티클의 패턴 사이즈를 신축성 있게 변화시켜 빛의 강도를 보상함으로써 노광 에너지 균일성을 향상시키도록 한 방법을 제공하는 것이다. 여기서 상기 다중 레티클간의 패턴 사이즈는 상부에 위치한 레티클(3-1)보다 그 하부에 위치한 레티클(3-2)의 패턴 사이즈가 작게 되도록 형성함이 바람직하다. 또한 2개 이상의 레티클을 겹쳐 다중 레티클을 구성하는 경우에도 상기의 원칙은 그대로 적용된다.

이상에서 상세히 설명한 바와 같이, 본 발명의 반도체 패턴 형성 방법에 의하면, 다중 레티클을 사용함으로써 빛의 산란을 감소시킬 수 있으므로 웨이퍼의 패턴 해상도를 높일수 있고, 또 다중 레티클간의 패턴 사이즈를 다르게 하여 노광 에너지의 균일성을 향상시킬 수 있다. 따라서 점차 고집적화 되어 가고 있는 미세 선폭의 집적회로 디바이스 제작이 가능하게 되고, 적은 자본의 투자로 하이 디바이스 생산이 가능하게 되므로 원가 절감 측면에서 큰 효과가 기대된다.

Claims (4)

1. 광원으로부터 광을 레티클에 조사하고 광의 일부분이 레티클을 통해 투과되는 단계, 패턴을 노출시키도록 렌즈시스템을 사용하여 웨이퍼위의 포토레지스트층 위에 있는 레티클을 통해 투과되는 광을 영상화하는 단계, 및 노출된 패턴을 현상하는 단계를 포함하여 이루어지는 반도체 패턴 형성 방법에 있어서, 동일한 모양의 레티클을 겹쳐 구성한 다중 레티클을 채용하여 패턴 가장자리에서의 빛의 산란을 감소시키는 것을 특징으로 하는 반도체 패턴 형성 방법.
2. 제1항에 있어서, 다중 레티클간의 패턴 사이즈를 서로 다르게 하는 것을 특징으로 하는 반도체 패턴 형성 방법.
3. 제1항 또는 제2항에 있어서, 상기 다중 레티클은 적어도 3개 이상의 레티클이 겹쳐 배열되는 것을 특징으로 하는 반도체 패턴 형성 방법.
4. 제2항에 있어서, 다중 레티클간의 패턴 사이즈는 상부에 위치한 레티클보다 그 하부에 위치한 레티클의 패턴 사이즈가 작은 것을 특징으로 하는 반도체 패턴 형성 방법.