KR960014973B1 - 반도체 메모리장치 - Google Patents

반도체 메모리장치 Download PDF

Info

Publication number
KR960014973B1
KR960014973B1 KR1019920025763A KR920025763A KR960014973B1 KR 960014973 B1 KR960014973 B1 KR 960014973B1 KR 1019920025763 A KR1019920025763 A KR 1019920025763A KR 920025763 A KR920025763 A KR 920025763A KR 960014973 B1 KR960014973 B1 KR 960014973B1
Authority
KR
South Korea
Prior art keywords
transistor
string
line
string selection
cell
Prior art date
Application number
KR1019920025763A
Other languages
English (en)
Other versions
KR940016232A (ko
Inventor
이형곤
최정달
장석균
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019920025763A priority Critical patent/KR960014973B1/ko
Priority to US08/170,884 priority patent/US5332917A/en
Priority to JP33825793A priority patent/JP3527525B2/ja
Publication of KR940016232A publication Critical patent/KR940016232A/ko
Application granted granted Critical
Publication of KR960014973B1 publication Critical patent/KR960014973B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/123—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용없음.

Description

반도체 메모리장치
제1도는 종래의 NAND형 메모리셀의 레이아웃을 나타낸 도면.
제2도는 제1도의 등가회로도.
제3도는 종래의 NAND형 메모리셀의 동작을 설명하기 위한 도표.
제4도는 종래의 NAND형 메모리셀의 다른 레이아웃을 나타낸 도면.
제5도는 제4도의 등가회로도.
제6도는 종래의 NAND형 메모리셀의 동작을 설명하기 위한 도표.
제7도는 본 발명의 NAND형 메모리셀의 레이아웃을 나타낸 도면.
제8도는 본 발명의 NAND형 메모리셀의 다른 레이아웃을 나타낸 도면.
본 발명은 반도체 메모리장치에 관한 것으로, 특히 NAND형 메모리셀 구조를 갖는 반도체장치에 관한 것이다.
고집적화에 유리하다는 장점때문에 NAND형 메모리셀 구조는 4M 비트급 이상의 거의 모든 메모리셀에 이용되고 있다.
제1도 및 제2도에 통상적인 종래의 NAND형 마스크 ROM셀 구조의 레이아웃 및 이의 등가회로도를 각각 도시하였다.
제1도에서 참조부호 1은 트랜지스터의 드레인 및 소오스로 사용되는 N+액티브영역을 나타내고, 참조부호 2는 디플리션(Depletion)형 채널을 갖는 이온주입영역을 나타내며, 참조부호 3은 트랜지스터의 게이트전극 및 칩내부의 연결수단으로 사용되는 영역, 참조부호 4는 액티브영역과 금속, 금속과 폴리실리콘층을 연결하기 위한 콘택홀영역, 그리고 참조부호 5는 연결수단으로 사용되는 금속(여기서는 비트라인)을 각각 나타낸다.
제1도 및 제2도에 도시된 바와 같이 통상적인 NAND형 마스크 ROM을 비트라인콘택과 접지라인 사이에 등간격으로 2개의 스트링선택트랜지스터와 4개,8개,16개,32개,…등의 멀티셀이 직렬로 연결되어 하나의 스트링을 이루는 스트링을 이루는 스트링 2개가 1/2개의 비트라인콘택에 병렬로 연결로 메모리셀 어레이 구성시에 기본단위를 이룬다. 여기에서 하나의 스트링내에는 증가형(Enhancement type) 및 디플리션형 채널을 갖는 2개의 트랜지스터가 있다.
제1도, 제2도 및 제3도를 참조하여 상기 종래의 NAND형 마스크 ROM셀의 동작을 설명하면 다음과 같다. 제1도 및 제2도에서 셀를 온(on)셀, 셀를 오프(off)셀로 했을때의 동작을 설명하는 것으로 한다.
먼저, 스탠바이(Stand-by)동작시, 스트링선택라인은 0V, 워드라인은 Vcc로 되며, 비트라인은 플로팅(Floationg)된다. 리드모드(Read mode)동작은 스트링 1을 선택하려면 스트링선택라인 1은 Vcc, 스트링선택라인 2는 0V가 되면 스트링 1이 선택된다. 스트링 1에서 제2도의의 셀트랜지스터를 선택하려면 워드라인 2는 0V, 나머지 워드라인은 Vcc가 된다. 이때, 비트라인의 전압은 선택된 셀, 즉,셀의 상태에 따라 "L(Low)/H(Hing)"가 결정된다. 즉, 셀가 증가형 NMOS이면, "H", 디플리션형 NMOS이면 "L"가 된다. 이 비트라인전압을 센스증폭기가 감지하여 데이타 "1/0"가 결정된다.
제4도, 제5도 및 제6도는 통상적인 NAND형 마스크 ROM셀에 셀트랜지스터의 게이트산화막 실패(Fail)시, 즉, 산화막이 깨졌을때 스탠바이모드에서 워드라인(Vcc)에서 접지로의 전류경로(current path)를 끊어주기 위해 접지선택라인을 첨가시킨 메모리셀의 구조의 레이아웃, 이의 등가회로도 및 동작상태를 설명하는 도표를 각각 나타낸 것이다.
상기 메모리셀의 동작에 있어서, 스탠바이모드에서 접지선택라인은 0V로 되며, 나머지 동작은 상기한 통상적인 NAND형 메모리셀의 동작과 동일하다.
상기한 통상적인 NAND형 메모리셀의 레이아웃에서는 초고집적화가 진행됨에 따라 불순물입자(Particle)에 의한 폴리실리콘 브릿지(Bridge)가 기하급수적으로 증가한다. 따라서 수율 및 신뢰성을 향상시키기 위해서는 ECC(Error Correction Code)나 리던던시(Redundancy)를 내장시키게 되는데, 이 경우 불순물입자에 의한 폴리실리콘 브릿지에 의해 스트링선택라인과 워드라인, 혹은 워드라인과 접지선택라인이 전기적으로 연결되게 되면 초기 테스트 항목인 스탠바이 전류불량으로 칩이 죽게 된다. 따라서 ECC회로나 리던던시회로에 의한 데아티정정효과를 볼 수 없게 된다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 초고집적 NAND형 메모리셀을 갖는 반도체소자에서 칩의 스탠바이동작 및 리드동작에서 Vcc가 인가되는 워드라인과 GND(0V)가 인가되는 스트링선택라인 또는 접지선택라인과의 간격을 워드라인과 워드라인의 간격보다 넓게 레이아웃함으로써 제조공정중에 발생하는 불순물입자에 의한 전기적인 브릿지를 예방할 수 있는 반도체장치를 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명의 반도체 메모리장치는 스트링선택트랜지스터와 셀트랜지스터가 직렬로 연결되어 하나의 스트링을 이루는 NAND형 메모리셀 구조를 갖는 반도체 메모리장치에 있어서, 상기 스트링선택트랜지스터의 스트링선택라인들간의 간격 및 상기 스트링선택트랜지스터의 스트링선택라인과 상기 셀트랜지스터의 워드라인과의 간격이 상기 셀트랜지스터의 워드라인들간의 간격보다 넓게 형성된 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 스트링선택트랜지스터의 스트링선택라인들간의 간격 및 상기 스트링선택트랜지스터의 스트링선택라인과 상기 셀트랜지스터의 워드라인과의 간격은 상기 셀트랜지스터의 워드라인들간의 간격보다 1배 이상 2배 이하로 레이아웃되어 형성된다.(상기 스트링선택트랜지스터의 스트링선택라인들간의 간격 및 상기 스트링선택트랜지스터의 스트링선택라인과 상기 셀트랜지스터의 워드라인과의 간격을 Y라 하고 상기 셀트랜지스터의 워드라인들간의 간격을 X라 할때 1.1X≤Y≤2X)
또한, 상기 목적을 달성하기 위해 본 발명의 반도체 메모리장치는 스트링선택트랜지스터와 셀트랜지스터 및 접지선택트랜지스터가 직렬로 연결되어 하나의 스트링을 이루는 NAND형 메모리셀 구조를 갖는 반도체 메모리장치에 있어서, 상기 스트링선택트랜지스터의 스트링선택라인들간의 간격, 상기 스트링선택트랜지스터의 스트링선택라인과 상기 셀트랜지스터의 워드라인과의 간격 및 상기 셀트랜지스터의 워드라인과 접시선택트랜지스터의 접지선택라인과의 간격이 상기 셀트랜지스터의 워드라인들간의 간격보다 넓게 형성된 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 스트링선택트랜지스터의 스트링선택라인들간의 간격, 상기 스트링선택트랜지스터의 스트링선택라인과 상기 셀트랜지스터의 워드라인과의 간격 및 상기 셀트랜지스터의 워드라인과 접지선택트랜지스터의 접지선택라인과의 간격이 상기 셀트랜지스터의 워드라인들간의 간격보다 1배 이상 2배 이하로 레이아웃되어 형성된다.(상기 스트링선택트랜지스터의 스트링선택라인들간의 간격 및 상기 스트링선택트랜지스터의 스트링선택라인과 상기 셀트랜지스터의 워드라인과의 간격을 Y라 하고 상기 셀트랜지스터의 워드라인들간의 간격을 X라 할때 1.1≤Y≤2X)
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제7도를 참조하여 본 발명의 반도체 메모리장치의 구성을 설명한다.
제7도는 본 발명의 NAND형 마스크 ROM셀의 레이아웃을 나타낸 것이다. 제7도에서 참조부호 1은 트랜지스터의 드레인과 소오스를 형성하기 위한 N+액티브영역을 나타내고, 참조부호 2는 디플리션형 채널을 형성하기 위해 P+불순물, 예컨대 P 또는 As를 이온주입하기 위한 이온주입영역을 나타내며, 참조부호 3은 트랜지스터의 게이트전극 또는 칩내부의 연결수단으로 사용되는 폴리실리콘라인, 참조부호 4는 액티브영역과 금속, 폴리실리콘층과 금속을 연결하기 위한 콘택홀영역, 참조부호 5는 연결수단으로 사용되는 금속(여기서는 비트라인)을 각각 나타낸다.
제7도는 2개의 스트링을 나타낸 것으로, 하나의 스트링은 비트라인과 접지라인용 액티브영역(1) 사이에 2개의 스트링선택트랜지스터와 8개, 16개, 32개, …2n개의 셀트랜지스터가 직렬로 연결되어 있다.
제7도의 NAND형 메모리셀의 동작을 설명하면 다음과 같다.
모든 메모리는 스탠바이, 리드, 라이트(Write)동작을 수행한다. 여기서는 예로서 스탠바이모드와 리드모드만을 설명하기로 한다.
먼저, 스탠바이모드에서는 스트링선택라인 1, 2는 접지레벨, 워드라인 1∼N까지는 Vcc 레벨로 세팅된다.
리드모드에서는 스트링 1이 선택되려면 스트링선택라인 1인 Vcc, 스트링선택라인 2는 접지가 되면 스트링 1이 선택된다. 그리고 셀가 선택되려면 워드라인 2는 Vss, 나머지 워드라인들은 Vcc로 된다. 이는 셀가 디플리션형이냐 증가형이냐에 따라 비트라인의 전압이 결정되기 때문이다.
본 발명은 통상적인 NAND형 메모리셀에서 스트링선택라인 및 워드라인을 이루는 폴리실리콘라인과 스페이스가 등간격으로 레이아웃된 것에 반하여, 스트링선택라인과 워드라인과의 스페이스가 워드라인과 워드라인의 스페이스를 X라 할때 Y(1.1X≤Y≤2X)로 레이아웃되어 있으며, 스트링선택라인 1과 스트링선택라인 2의 스페이스도 Y(1.1X≤Y≤2X)로 레이아웃되어 있다.
상기와 같이 레이아웃함으로써 다음과 같은 잇점을 얻을 수 있다.
초고집적 반도체 메모리장치에서는 메모리 어레이내의 폴리실리콘라인의 디자인 룰(Design Rule)이 서브마이크론(Submicron)으로 되어야 한다. 이렇게 되면 수율 및 신뢰성을 향상시키기 위해서 ECC나 리던던시기 내장되게 된다. 그러나 통상적인 NAND형 메모리셀 구조의 레이아웃에서는 제조공정중에 발생되는 불순물입자에 의하여 폴리실리콘라인이 전기적으로 연결되게 된다. 이때, 불순물입자에 의해 스트링선택라인과 워드라인이 전기적으로 연결되게 되면 스탠바이모드에서 Vss인 스트링선택라인과 Vcc인 워드라인이 단락되어 스탠바이 실패(Fail)가 발생한다. 따라서 ECC나 리던던시에 의한 데이타정정수단에 의한 수율 및 신뢰성 향상을 얻을 수 없다. 따라서 서브마이크론 디자인룰을 사용하는 반도체소자에서 스트링선택라인과 워드라인과의 스페이스를 크게 레이아웃하므로써 이 문제를 해결한다.
예를 들어, 폴리실리콘라인 피치(Pitch)가 1.0㎛일때(즉, 라인=0.5㎛, 스페이스=0.5㎛) 워드라인과 워드라인과의 스페이스는 0.5㎛(X)이다. 그러나 워드라인과 스트링선택라인과의 거리(Y)는 0.5㎛보다 크게 1.0㎛보다는 작게 레이아웃한다.
제8도는 본 발명의 다른 실시예를 나타낸 것으로, 제7도의 NAND형 메모리셀 구조에 접지선택라인을 첨가한 것이다.
상기 접지선택라인을 첨가시키는 목적은 제조공정에서의 불순물입자의 발생으로 인해 셀트랜지스터의 게이트산화막에 문제가 발생하면(게이트산화막이 깨지는 등의) 스탠바이모드에서 Vcc가 인가되는 워드라인과 접지라인이 단락되어 전류경로가 생기게 된다. 이때, 이 전류경로를 끊어주지 않으면 ECC나 리던던시에 의한 데이타정정효과가 없어지게 된다(DC Fail). 따라서 스탠바이모드에서 접지가 되는 접지선택라인을 첨가하여 전류경로를 끊어주는 접지선택라인을 첨가시키는 것이다.
상기 메모리셀 구조에서도 워드라인과 접지선택라인이 불순물입자에 의하여 폴리실리콘 브릿지가 발생하면 스탠바이 불량으로 된다. 따라서 접지선택라인과 워드라인의 스페이스도 워드라인간의 스페이스인 X보다 큰 Y(1.1X≤Y≤2X)로 레이아웃한다.
본 발명에 의한 NAND형 마스크 ROM셀의 레이아웃에 의해 서브마이크론으로 진행되는 16Mb 이상의 집적도를 갖는 마스크 ROM에서 제조공정에 불순물입자등에 의한 전기적 단락을 막아줌으로써 전류실패(Fail)와 리드동작에서의 기능실패(function fail)을 방지하므로 생산성을 향상시킬 수 있다. 이는 대용량화에 따라 셀어레이내의 트랜지스터의 채널 길이가 축소될수록 그 효과가 더욱 증대되며, 또한, 실패 비트(Fail bit)구조를 위한 워드라인 수리(Repair)가 가능한 ECC설계나 리던던시가 채용될때 그 효과는 더욱 커진다.
이상, 상술한 바와 같이 본 발명에 의하면, 초고집적 반도체 메모리장치의 수율 및 신뢰성을 현저하게 향상시킬 수 있으며, 데이타정정수단을 내장한 메모리장치에 있어서 데이터정정수단에 의한 실패없는 칩의 구제가 가능하게 된다.

Claims (4)

  1. 스트링선택트랜지스터와 셀트랜지스터가 직렬로 연결되어 하나의 스트링을 이루는 NAND형 메로리셀 구조를 갖는 반도체 메모리장치에 있어서, 상기 스트링선택트랜지스터의 스트링선택라인들간의 간격 및 상기 스트링선택트랜지스터의 스트링선택라인과 상기 셀트랜지스터의 워드라인과의 간격이 상기 셀트랜지스터의 워드라인들간의 간격보다 넓게 형성된 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 스트링선택트랜지스터의 스트링선택라인들간의 간격 및 상기 스트링선택트랜지스터의 스트링선택라인과 상기 셀트랜지스터의 워드라인과의 간격은 상기 셀트랜지스터의 워드라인들간의 간격보다 1.1배 이상 2배 이하(상기 스트링선택트랜지스터의 스트링선택라인들간의 간격 및 상기 스트링선택트랜지스터의 스트링선택라인과 상기 셀트랜지스터의 워드라인과의 간격을 Y라 하고 상기 셀트랜지스터의 워드라인들간의 간격을 X라 할때 1.1X≤Y≤2X)로 형성되는 것을 특징으로 하는 반도체 메모리장치.
  3. 스트링선택트랜지스터와 셀트랜지스터 및 접지선택트랜지스터가 직렬로 연결되어 하나의 스트링을 이루는 NAND형 메모리셀 구조를 갖는 반도체 메모리장치에 있어서, 상기 스트링선택트랜지스터의 스트링선택라인들간의 간격, 상기 스트링선택트랜지스터의 스트링선택라인과 상기 셀트랜지스터의 워드라인과의 간격 및 상기 셀트랜지스터의 워드라인과 접지선택트랜지스터의 접지선택라인과의 간격이 상기 셀트랜지스터의 워드라인들간의 간격보다 넓게 형성된 것을 특징으로 하는 반도체 메모리장치.
  4. 제3항에 있어서, 상기 스트링선택트랜지스터의 스트링선택라인들간의 간격, 상기 스트링선택트랜지스터의 스트링선택라인과 상기 셀트랜지스터의 워드라인과의 간격 및 상기 셀트랜지스터의 워드라인과 접지선택트랜지스터의 접지선택라인과의 간격이 상기 셀트랜지스터의 워드라인들간의 간격보다 1.1배 이상 2배 이하(상기 스트링선택트랜지스터의 스트링선택라인들간의 간격 및 상기 스트링선택트랜지스터의 스트링선택라인과 상기 셀트랜지스터의 워드라인과의 간격을 Y라 하고 상기 셀트랜지스터의 워드라인들간의 간격을 X라 할때 1.1X≤Y≤2X)로 형성되는 것을 특징으로 하는 반도체 메모리장치.
KR1019920025763A 1992-12-28 1992-12-28 반도체 메모리장치 KR960014973B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920025763A KR960014973B1 (ko) 1992-12-28 1992-12-28 반도체 메모리장치
US08/170,884 US5332917A (en) 1992-12-28 1993-12-21 Semiconductor memory NAND with wide space between selection lines
JP33825793A JP3527525B2 (ja) 1992-12-28 1993-12-28 半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920025763A KR960014973B1 (ko) 1992-12-28 1992-12-28 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR940016232A KR940016232A (ko) 1994-07-22
KR960014973B1 true KR960014973B1 (ko) 1996-10-23

Family

ID=19346879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920025763A KR960014973B1 (ko) 1992-12-28 1992-12-28 반도체 메모리장치

Country Status (3)

Country Link
US (1) US5332917A (ko)
JP (1) JP3527525B2 (ko)
KR (1) KR960014973B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147095A (ja) * 1993-03-31 1995-06-06 Sony Corp 半導体不揮発性記憶装置およびデコーダ回路
FR2730345B1 (fr) * 1995-02-03 1997-04-04 Matra Mhs Procede de fabrication d'une memoire morte en technologie mos, et memoire ainsi obtenue
KR0161403B1 (ko) * 1995-03-31 1998-12-01 김광호 반도체 메모리장치 및 그 제조방법
US5646427A (en) * 1995-08-23 1997-07-08 Dalsa, Inc. Integrated circuit defect tolerant architecture
JP5030131B2 (ja) * 2004-12-28 2012-09-19 エスケーハイニックス株式会社 ナンドフラッシュメモリ素子
US20080123405A1 (en) * 2006-08-18 2008-05-29 Mammen Thomas Implanted multi-bit NAND ROM
US20090302472A1 (en) * 2008-06-05 2009-12-10 Samsung Electronics Co., Ltd. Non-volatile memory devices including shared bit lines and methods of fabricating the same
US8546251B1 (en) * 2008-12-31 2013-10-01 Synopsys, Inc. Compact read only memory cell
US9361986B2 (en) 2011-09-19 2016-06-07 Sandisk Technologies Inc. High endurance non-volatile storage
US9659137B2 (en) * 2014-02-18 2017-05-23 Samsung Electronics Co., Ltd. Method of verifying layout of mask ROM
US9305648B2 (en) * 2014-08-20 2016-04-05 SanDisk Technologies, Inc. Techniques for programming of select gates in NAND memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059677B2 (ja) * 1981-08-19 1985-12-26 富士通株式会社 半導体記憶装置
JPH0762960B2 (ja) * 1984-12-28 1995-07-05 日本電気株式会社 半導体回路
JPH0359892A (ja) * 1989-07-27 1991-03-14 Nec Corp 読出専用記憶装置
JP2825585B2 (ja) * 1990-01-29 1998-11-18 株式会社日立製作所 半導体集積回路装置及びその製造方法

Also Published As

Publication number Publication date
JP3527525B2 (ja) 2004-05-17
KR940016232A (ko) 1994-07-22
US5332917A (en) 1994-07-26
JPH06232373A (ja) 1994-08-19

Similar Documents

Publication Publication Date Title
USRE47831E1 (en) Semiconductor memory
US6545311B2 (en) Semiconductor integrated circuit and nonvolatile memory element
EP0058049B1 (en) Defect-remediable semiconductor integrated circuit memory with spare substitution
US6606276B2 (en) SRAM device using MIS transistors
US6741492B2 (en) Semiconductor memory device
KR920010191B1 (ko) 반도체 메모리장치
KR960006722B1 (ko) 낸드형 쎌구조를 가지는 불휘발성 반도체집적회로
US7724572B2 (en) Integrated circuit having a non-volatile memory cell transistor as a fuse device
US4989054A (en) Non-volatile semiconductor memory device using contact hole connection
KR960014973B1 (ko) 반도체 메모리장치
KR20010103688A (ko) 데이터 보유가 향상된 저전압 플래시 전기적 소거가능프로그램 가능한 독출전용 메모리 셀 및 그 제조 방법
JP2509730B2 (ja) 半導体メモリ装置及びその製造方法
KR100224713B1 (ko) 플래쉬 메모리 장치
KR0165393B1 (ko) 고속 낸드형 불휘발성 메몰리 셀
US6545913B2 (en) Memory cell of nonvolatile semiconductor memory device
JP2003317497A (ja) 半導体集積回路装置の製造方法
CN115019851A (zh) 静态随机存取存储器及其操作方法
JPH06295595A (ja) 半導体装置
CN118099154A (zh) 包括公共体偏置区的半导体器件
KR19990065078A (ko) 마스크-롬의 스탠바이-전류 불량 구제장치
JPH01173651A (ja) 不揮発性半導体メモリ装置の製造方法
KR19990020379A (ko) 플래쉬 메모리 셀 어레이

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee