KR960012521A - 비휘발성 메모리 셀의 제조방법 - Google Patents
비휘발성 메모리 셀의 제조방법 Download PDFInfo
- Publication number
- KR960012521A KR960012521A KR1019940022307A KR19940022307A KR960012521A KR 960012521 A KR960012521 A KR 960012521A KR 1019940022307 A KR1019940022307 A KR 1019940022307A KR 19940022307 A KR19940022307 A KR 19940022307A KR 960012521 A KR960012521 A KR 960012521A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- forming
- film
- oxide film
- floating gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 6
- 229920005591 polysilicon Polymers 0.000 claims 6
- 238000000034 method Methods 0.000 claims 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 2
- 125000006850 spacer group Chemical group 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract 2
- 238000010168 coupling process Methods 0.000 abstract 2
- 238000005859 coupling reaction Methods 0.000 abstract 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 비휘발성 메모리 셀의 제조방법에 관한 것으로, 커플링비(coupling ratio)를 증가시키기 위하여 제한된 셀 크기(cell size)에서 플로팅 게이트의 유효 표면적을 증가시키므로써 커플링 비의 증가로 소자의 전기적 특성 및 동작속도가 향상될 수 있도록 한 비휘발성 메모리 셀의 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A 내지 제2D도는 본 발명에 따른 비휘발성 메모리 셀의 제조방법을 설명하기 위한 소자의 단면도.
Claims (3)
- 비휘발성 메모리 셀의 제조방법에 있어서, 터널 산화막이 형성도니 실리콘 기판상에 제1폴리시리콘층, 산화막 및 감광막을 순차적으로 형성한 후 상기 감광막을 패터닝시키는 단계와, 상기 단계로부터 상기 산화막 및 제1폴리실리콘층의 소정두께를 식각한 후 전체 상부면에 불순물 이온을 주입하여 상기 실리콘 기판의 상부에 소오스 및 드레인 여역을 형성시키는 단계와, 상기 단계로부터 상기 감광막을 제거하고 열처리한 후 전체상부면에 TEOS막을 형성시키고 소정의 식각공정을 진행하여 상기 산화막 및 제1폴리실리콘층 양측의 식각된 부분에 스페이서를 형성시키는 단계와, 상기 단계로부터 상기 산화막 및 스페이서를 식각장벽으로 제1폴리실리콘층을 식각하여 플로팅 게이트를 형성시키는 단계와, 상기 단계로부터 상기 산화막 및 스페이서를 제거한 후 유전체막 및 제2폴리실리콘층응로 된 콘트롤 게이트를 형성시키는 단게로 이루어지는 것을 특징으로 하는 비휘발성 메모리 셀의 제조방법.
- 제1항에 있어서, 상기 산화막 및 제1폴리실리콘층 식각시 제1폴리실리콘층은 1/2정도 잔류되는 것을 특징으로하는 비휘발성 메로리 셀의 제조방법.
- 제1항에 있어서, 상기 소오스 및 드레인 영역 형성을 위한 불순물 이온주입 공정은 플로팅 게이트 형성후 진행되는 것을 특징으로하는 비휘발성 메모리 셀이 제조방법.참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940022307A KR960012521A (ko) | 1994-09-06 | 1994-09-06 | 비휘발성 메모리 셀의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940022307A KR960012521A (ko) | 1994-09-06 | 1994-09-06 | 비휘발성 메모리 셀의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960012521A true KR960012521A (ko) | 1996-04-20 |
Family
ID=66686802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940022307A KR960012521A (ko) | 1994-09-06 | 1994-09-06 | 비휘발성 메모리 셀의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960012521A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100356468B1 (ko) * | 1999-12-29 | 2002-10-18 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
-
1994
- 1994-09-06 KR KR1019940022307A patent/KR960012521A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100356468B1 (ko) * | 1999-12-29 | 2002-10-18 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970705837A (ko) | 고밀도 메모리를 위한 자기 · 정렬 소스 공정(process for self-aligned source for high density memory) | |
| US5923982A (en) | Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps | |
| KR980006289A (ko) | 플래쉬 메모리 소자 제조방법 | |
| KR100199381B1 (ko) | 플래쉬 이이피롬 셀 제조 방법 | |
| KR19980020943A (ko) | 절연막 터널링 트랜지스터 및 그 제조방법 | |
| KR20040100918A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960036086A (ko) | 플래쉬 이이피롬 셀의 제조방법 | |
| KR960012521A (ko) | 비휘발성 메모리 셀의 제조방법 | |
| KR100227644B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US6365449B1 (en) | Process for making a non-volatile memory cell with a polysilicon spacer defined select gate | |
| KR960043245A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR100751661B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100807075B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20030050993A (ko) | 반도체 소자의 쇼트 채널 트랜지스터 제조 방법 | |
| KR970054214A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100331859B1 (ko) | 비휘발성 메모리 셀 제조 방법 | |
| KR960039406A (ko) | 플래쉬 이이피롬 셀의 제조방법 | |
| KR100368303B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020002918A (ko) | 반도체메모리장치의 트랜지스터 제조방법 | |
| KR100761647B1 (ko) | 플래시 메모리 셀 제조 방법 | |
| JPS6057971A (ja) | 半導体装置の製造方法 | |
| KR100376270B1 (ko) | 스플리트 게이트형 플래쉬 메모리 소자의 제조방법 | |
| KR970004033A (ko) | 비휘발성 메모리 셀 및 그 제조방법 | |
| KR970018611A (ko) | 비휘발성 메모리 셀 및 그 제조방법 | |
| KR19990058453A (ko) | 고전압 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |