KR960012461A - 반도체 집적 회로 - Google Patents

반도체 집적 회로 Download PDF

Info

Publication number
KR960012461A
KR960012461A KR1019950027279A KR19950027279A KR960012461A KR 960012461 A KR960012461 A KR 960012461A KR 1019950027279 A KR1019950027279 A KR 1019950027279A KR 19950027279 A KR19950027279 A KR 19950027279A KR 960012461 A KR960012461 A KR 960012461A
Authority
KR
South Korea
Prior art keywords
node
voltage
clock
during
bipolar transistor
Prior art date
Application number
KR1019950027279A
Other languages
English (en)
Inventor
라자비 베자드
Original Assignee
디. 아이. 캐플렌
에이티앤드티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디. 아이. 캐플렌, 에이티앤드티 코포레이션 filed Critical 디. 아이. 캐플렌
Publication of KR960012461A publication Critical patent/KR960012461A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

샘플-앤드-홀드 회로(100)는 바이폴라 트랜지스터 기술에서, 홀딩 커패시터(holding capacitor:C)와 함께, 클럭(Q5,Q6) 상보형 클럭(Q7) 바이폴라 트랜지스터의 도움으로 구성되고, 클럭의 위상을 샘플하여 홀드하는 경우에 추력단(output terminal)에서 요구되는 바와 같이, 이 홀딩 캐패시터의 출력단은 샘플 위상(sample phase)(전기적인 부트스트랩핑(electrical bootstrapping)동작)동안에 그 입력단(input terminal)에 인가되는 입력 전압 샘플(Vin)과 동일한 전압 변환(△V)를 격는다. 특히, 홀딩 캐패시터의 입력단은, 샘플위상 동안에는, 캐패시터의 입력단에 인가되는 입력 전압이 샘플되고 있는 입력 전압을 나타내고, 클럭의 홀드위상(hold phase)동안에는, 캐패시터의 입력단이 전기적으로 클램프(clamp)되도록 하는 클럭 입력 전압 장치(clocked input voltage device)(Q1,Q5,R1)에 접속된다. 홀딩 캐패시터의 추력단은 크럭된 트랜지스터(clocked transistors)의 출력단과, 베이스단이 상보형-클럭 전압 강하 장치(complementary clocked voltage -dropping device)에 의해 제어되는 보조 바이폴라 트랜지스터에 접속된다. 이 상보형-클럭 전압-강하 장치는, 샘플 위상 동안에는 캐패시터의 출력단을 고정된 전압으로 세트(sets)하고, 홀드 위상 동안에는 이 출력단으로부터 접속해제(disconnected)되므로, 이에 의해 홀드 위상 동안 홀딩 캐패시터의 출력단은 전기적으로 플로팅(floating)된 상태가 되고 그 때의 전압은 바로 앞의 선행하는 샘플 위상 동안의 입력 전압을 나타낸다.

Description

반도체 집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 바이폴라 트랜지스터 기술(bipolar transistor technology)에 있어서의 본 발명의 특정한 실시예에 따른 단일 출력 샘플-앤드-홀드 직접 회로(single-ended sample-and-hold intdgrated circuit)의 전기적인 개략도.

Claims (5)

  1. 반도체 집적 회로에 있어서, (a)제1 및 제2클럭-제어 바이폴라 트랜지스터(clock-controlled bipolar transistor)와; (b)이 제1클럭 제어 트랜지스터에 직렬로 접속된 제1저항(a first resistor)으로서, 이에 의해 그들 사이에 제1노드(a first node)가 형성되고 그들에 의해 제1부랜치(branch)가 형성되는 상기 제1저항과; (c)상기 제1노드에 접속된 베이스단(base terminal)과 제2노드(a second node)에 접속된 고-전류-운반 일단(high-currebt-carrying terminal)을 포함하는 제3바이폴라 트랜지스터(a third bipolar transistor)와; (d)상기 제2트랜지스터와 직렬로 접속된 제4바이폴라 트랜지스터(a fourth bipolar transistor)로서, 이에 의해 그들 사이에 제3노드(a third node)가 형성되고, 그들에 의해 제2브랜치가 형성되는 상기 제4바이폴라 트랜지스터와; (e)상기 제1및 제2브랜치와 병렬접속되어 상기 제4트랜지스터의 저-전류 운반 일단(a-low-currebt arrying terminal)에 접속된 노드를 포함하는 상보형-클럭 전압-강하 장치(complementary-clocked voltage-dropping device)와; (f)상기 제2노드에 접속된 제1일단과 상기 제3노드에 접속된 제2일단을 포함하는 캐패시터(capacitor); 및 (g)상기 제2노드에 접속된 입력장치(input device)를 포함하는 반도체 집척 회로.
  2. 제1항에 있어서, 상기 보상형-클럭 전압-강하 장치와 상기 제1 및 제2브랜치와 직렬로 접속된 일단을 갖는 제1전류원(a first current source:IM)을 더 포함하는 반도체 집적 회로.
  3. 제1항에 있어서, 상기 보상형-클럭 전압-강하 장치는, 직류 전압-강하 장치(a dc voltage-dropping device)와, 제2저항(a second resistor)과, 상기 직류 전압-강하 장치 및 상기 제2저항과 직렬로 접속된 상보형-클럭 제5바이폴라 트랜지스터(complementary-clocked bipolar transistor)로서, 상기 제5트랜지스터가 상기 직류 전압-강하 장치 사이에 제4노드가 형성되되, 상기 제4노드는 상기 제4트랜지스터의 저-전류-운반 일단에 접속되는 상보형-클럭 제5바이폴라 트랜지스터와; 상기 제4노드에 접속된 일단을 갖는 제2전류원(a second current source)을 더 포함하는 반도체 집적 회로.
  4. 제1항에 있어서, 입력장치는 유용하게 상기 제2노드와 제3전류원에 접속된 고-전류-운반 일단중의 하나를 구비하는 제6바이폴라 트랜지스터(Q1)를 포함하는 반도체 집적 회로.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 출력단(30)과; 상기 제3노드(N)에 접속된 베이스단과 상기 출력단과 제4전류원(14)에 접속된 고-전류-운반 일단을 구비하는 제7바이폴라 트랜지스터(24)를 더 포함하는 반도체 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950027279A 1994-09-01 1995-08-29 반도체 집적 회로 KR960012461A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/299,724 US5534802A (en) 1994-09-01 1994-09-01 Sample and hold circuitry in bipolar transistor technology using a bootstrapping technique
US08/299,724 1994-09-01

Publications (1)

Publication Number Publication Date
KR960012461A true KR960012461A (ko) 1996-04-20

Family

ID=23156019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950027279A KR960012461A (ko) 1994-09-01 1995-08-29 반도체 집적 회로

Country Status (4)

Country Link
US (1) US5534802A (ko)
EP (1) EP0700052A1 (ko)
JP (1) JPH08102672A (ko)
KR (1) KR960012461A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689201A (en) * 1995-08-08 1997-11-18 Oregon State University Track-and-hold circuit utilizing a negative of the input signal for tracking
GB0416803D0 (en) * 2004-07-27 2004-09-01 Wood John Rotary flash ADC

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3016737A1 (de) * 1980-04-30 1981-11-05 Siemens AG, 1000 Berlin und 8000 München Integratorschaltung mit abtaststufe
JPS5925421A (ja) * 1982-08-03 1984-02-09 Toshiba Corp 同期式論理回路
DE3685501T2 (de) * 1985-02-04 1993-01-28 Sony Corp Abtast- und halteschaltung.
US4806790A (en) * 1987-02-16 1989-02-21 Nec Corporation Sample-and-hold circuit
US4873457A (en) * 1988-07-05 1989-10-10 Tektronix, Inc. Integrated sample and hold circuit
EP0394507A1 (de) * 1989-04-24 1990-10-31 Siemens Aktiengesellschaft Schnelle Abtast-Halte-Schaltungsanordnung
EP0394506B1 (de) * 1989-04-24 1994-06-22 Siemens Aktiengesellschaft Schnelle Abtast-Halte-Schaltungsanordnung
US5298801A (en) * 1991-09-11 1994-03-29 U.S. Philips Corporation Track-and-hold circuit
US5399912A (en) * 1992-01-13 1995-03-21 Hitachi, Ltd. Hold-type latch circuit with increased margin in the feedback timing and a memory device using same for holding parity check error

Also Published As

Publication number Publication date
EP0700052A1 (en) 1996-03-06
JPH08102672A (ja) 1996-04-16
US5534802A (en) 1996-07-09

Similar Documents

Publication Publication Date Title
KR890010920A (ko) 샘플된 아날로그 전기 신호를 처리하기 위한 회로장치.
KR910003917A (ko) 증폭기 회로
CN214591359U (zh) 上电复位电路
KR920020832A (ko) 비교기 회로
KR0161512B1 (ko) 적분기 회로
EP0015554B1 (en) Comparator circuit
KR970024619A (ko) 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기
JPS61273796A (ja) サンプルホ−ルド回路装置
KR920005439A (ko) 정전압 발생회로
KR950028263A (ko) 전압 변환 회로
KR910019320A (ko) 3-단자 연산 증폭기
KR960012461A (ko) 반도체 집적 회로
KR930023734A (ko) 반도체장치의 내부전원 발생회로
KR940010532A (ko) 인터페이스회로
KR880002318A (ko) 리카버리 타임을 단축 개선한 차동 증폭기 회로
KR920019076A (ko) 지연-펄스 발생기
KR930010939B1 (ko) 인버터회로 및 이 회로를 사용한 쵸퍼형 비교기회로
KR960009360A (ko) 전압/전류 변환회로
KR890005978A (ko) 순차동작 차동 전류 증폭기
WO1981000928A1 (en) Sample and hold circuit with offset cancellation
JP3869468B2 (ja) 電流メモリ
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR840005288A (ko) 샘플회로
KR880004648A (ko) 위상 비교기
KR970003257A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid