KR960011182B1 - 바이폴라 소자의 제조방법 - Google Patents
바이폴라 소자의 제조방법 Download PDFInfo
- Publication number
- KR960011182B1 KR960011182B1 KR1019960018616A KR19960018616A KR960011182B1 KR 960011182 B1 KR960011182 B1 KR 960011182B1 KR 1019960018616 A KR1019960018616 A KR 1019960018616A KR 19960018616 A KR19960018616 A KR 19960018616A KR 960011182 B1 KR960011182 B1 KR 960011182B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- temperature
- oxide film
- emitter
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 14
- 229910052698 phosphorus Inorganic materials 0.000 claims description 13
- 239000011574 phosphorus Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 6
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 5
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 5
- 238000000576 coating method Methods 0.000 description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021339 platinum silicide Inorganic materials 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제1도는 종래 바이폴라 소자가 정상적일때의 구조도.
제2도는 종래 바이폴라 소자가 비정상적일때의 구조도.
제3도는 본 발명에 따른 바이폴라 소자의 구조도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : P형 기판 2,12 : N형 에피텍셜층
3,13 : 필드산화막 4,14 : 인포함산화막
5,15 : 백금실리사이드 6,16 : 접속금속
7,17 : 금속 8 : 이상부위
본 발명은 바이폴라 소자의 제조방법에 관한 것으로, 특히 에미터 심층 확산 공정온도 변경에 의한 인포함산화막의 식각기울기를 개선하여 소자의 신뢰도를 향상시킨 저전압 바이폴라 소자의 제조방법에 관한 것이다.
종래에는 제1도에 도시된 바와 같이 200~700μm의 P형 기판(1)상에 2~8μm의 N형 에피텍셜층(2)과 2000~6000Å의 필드산화막(3)을 순차적으로 형성한 후에 940°C~960°C의 온도에서 인으로 에미터 예비도포한 후 900℃~920℃의 온도로 다시 인을 에미터 심층 확산시켜 인포함산화막(4)을 형성하고, 이어 사진식각하여 접촉창을 형성한 후, 백금(pt)실리사이드(5)를 접촉창에 400~1200Å 두께로 도포한 다음, 그 위에 다시 400~1200Å 두께로 Tiw 등의 접속금속층(6)을 도포하여 형성한 후, Al, Cu 포함 Al 또는 Si 포함 Al의 금속을 0.5~3μm 두께로 적층시켜 금속층(7)을 형성하고, 이 금속층(7)은 사진식각하여 배선층을 형성하는 접합구조를 만들었다.
그러나 상기한 종래 기술에서는 에미터 심층 확산후 필드산화막(3) 위에 인포함산화막(4)이 남겨진 상태에서 사진식각하여 접촉창을 만들고, 금속도포후 사진식각하여 접합구조를 만드나, 에미터 심층 확산의 온도가 예비도포온도보다 낮음으로써, 산화막내에 인의 산화율이 작아서 산화막내의 인의 분포가 윗쪽으로 치우쳐 식각시 윗층일수록 식각율이 빨라지고, 이로 인해 식각기울기가 15° 이하로 작아져서 제2도에 도시된 바와 같이, 금속과 실리콘 경계부위에서 백금실리사이드 형성부위 가장자리에 백금실리사이드 없이 접속금속(6)과 N형 에피텍셜층(2)이 직접 접합하게 되어서 쇼트키 접합특성이 불완전하게 되어 신뢰도가 저하되는 결점이 있었다.
따라서 본 발명은 이러한 결점을 해결하기 위하여 발명한 것으로, 바이폴라 소자의 전류 이득 특성을 유지함과 동시에 인포함산화막에서의 인의 농도를 크게 하여 식각기울기를 개선하고, 또 에미터 심층 확산의 온도를 에미터 예비도포온도보다 높게 되도록 증가시킴으로써 에미터 예비도포시의 n형 불순물량을 줄일수 있는 바이폴라 소자의 제조방법을 제공함을 목적으로 하고 있다.
이와 같은 본 발명의 목적은 제1도전형의 기판상에 제2도전형의 에피텍셜층과 필드산화막을 순차 형성하는 단계와, 상기 필드산화막상에 제1온도로 인을 사용하여 에미터 예비도포를 시행하는 단계와, 상기 제1온도보다 높은 제2온도로 다시 인을 에미터 심층 확산시켜 인포함산화막을 형성하는 단계와, 상기 산화막 및 필드산화막을 상기 에피텍셜층이 노출될 때까지 사진식각하여 접촉창을 형성하는 단계와, 이어 상기 에피텍셜층상에 백금층과 접속금속층 및 배선용 금속층을 순차 형성한 후 소정의 패턴에 따라 상기 배선용 금속층을 사진식각하여 소정패턴의 배선층을 형성하는 단계를 구비함을 특징으로 하고 있다.
이하 본 발명의 실시예에 대하여 설명한다.
두께 200~700μm의 P형 기판(11)상에 2~8μm의 에피텍셜층(12)과 2000~6000Å의 필드산화막(13)을 순차 형성한 후 900~920℃ 온도에서 인으로 에미터 예비도포를 시행하고, 이어 940~960℃ 온도로 에미터 심층 확산시켜 인포함산화막(14)을 형성하며, 사진식각으로 접촉창을 형성한다.
그 후 400~1200Å 두께로 백금을 도포하여 백금층(15)을 형성하고, Tiw 등의 접촉용 금속을 400~1200Å 두께로 적층하여 접속금속층(16)을 형성한 후 그 위에 금속을 적층하고 사진식각하여 소정 패턴의 배선층(17)을 형성하여 접합구조를 만든다.
이와 같은 제조방법에 의하여 제조된 본 발명의 바이폴라 소자에 의하면, 예비도포온도를 900~920℃로 낮추고 에미터 심층 확산의 온도를 940~960℃로 높임으로써 인포함산화막에서 인의 농도를 크게 하여 식각 기울기가 종래의 10~15°에서 16~25°로 개선되고, 이로 인해 종래의 쇼트키 접합의 접촉창 가장자리 부위에서의 PtSi 형성이 불완전한 부위가 개선되어 신뢰도가 높아질 뿐만 아니라 백금도포 두께를 2/3로 줄이는 것이 가능하며 에미터 예비도포/심층 확산 공정변경으로 n형 불순물 도포제인 POC13 사용량이 2/3로 줄어들어 경제성이 높아지는 등의 뛰어난 효과가 있다.
Claims (3)
- 제1도전형의 기판상에 제2도전형의 에피텍셜층과 필드산화막을 순차 형성하는 단계와, 상기 필드산화막상에 제1온도에서 인으로 에미터 예비도포를 시행하는 단계와, 상기 제1온도보다 높은 제2온도로 다시 인을 사용 에미터 심층 확산시켜 인포함산화막을 형성하는 단계와, 상기 산화막 및 필드산화막을 상기 에피태셜층이 노출될 때까지 사진식각하여 접촉창을 형성하는 단계와, 상기 에피텍셜층상에 백금층, 접속금속층 및 배선용 금속층을 순차 형성한 후 상기 배선용 금속층을 소정패턴에 따라 사진식각하여 배선층을 형성하는 단계를 구비함을 특징으로 하는 바이폴라 소자의 제조방법.
- 제1항에 있어서, 제1도전형은 P형이고, 제2도전형은 N형으로 함을 특징으로 하는 바이폴라 소자의 제조방법.
- 제1항에 있어서, 상기 제1온도는 900~920°C이고, 제2온도는 940~960°C로 설정하여 상기 접촉창의 식각기울기가 16~25°로 되게 함을 특징으로 하는 바이폴라 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960018616A KR960011182B1 (ko) | 1990-07-13 | 1996-05-29 | 바이폴라 소자의 제조방법 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR900010250 | 1990-07-13 | ||
| KR1019960018616A KR960011182B1 (ko) | 1990-07-13 | 1996-05-29 | 바이폴라 소자의 제조방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900010250A Division KR950013948B1 (ko) | 1989-07-07 | 1990-07-07 | 쓴맛 폴리펩티드를 함유하는 효소적으로 가수분해된 단백질의 쓴맛을 없애는 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960011182B1 true KR960011182B1 (ko) | 1996-08-21 |
Family
ID=26628295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960018616A KR960011182B1 (ko) | 1990-07-13 | 1996-05-29 | 바이폴라 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960011182B1 (ko) |
-
1996
- 1996-05-29 KR KR1019960018616A patent/KR960011182B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4111724A (en) | Method of manufacturing oxide isolated semiconductor device utilizing selective etching technique | |
| EP0034910A1 (en) | A method of manufacturing a semiconductor device, and a device so manufactured | |
| US4210993A (en) | Method for fabricating a field effect transistor | |
| JPS58139468A (ja) | 半導体装置およびその製造方法 | |
| JPS60201666A (ja) | 半導体装置 | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPH0145224B2 (ko) | ||
| KR100203307B1 (ko) | 레이저 다이오드의 제조방법 | |
| JPH0241170B2 (ko) | ||
| GB1356710A (en) | Semiconductor resistor | |
| JP4288852B2 (ja) | バイポーラトランジスタの製造方法 | |
| US4888306A (en) | Method of manufacturing a bipolar transistor | |
| KR960011182B1 (ko) | 바이폴라 소자의 제조방법 | |
| JPS59161060A (ja) | 半導体デバイスの製造方法 | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| EP0036620B1 (en) | Semiconductor device and method for fabricating the same | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| US3977920A (en) | Method of fabricating semiconductor device using at least two sorts of insulating films different from each other | |
| JPH0136710B2 (ko) | ||
| JPS6149471A (ja) | 半導体装置の製造方法 | |
| RU795311C (ru) | Способ изготовлени транзисторных структур | |
| DE19836283A1 (de) | Leistungshalbleiterbauelement mit einem halbisolierenden polykristallinen Silizium (SIPOS)-Film | |
| JPS58107645A (ja) | 半導体装置の製法 | |
| JP2002222938A (ja) | 半導体装置 | |
| JPS6150385B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050721 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |