KR960010497B1 - 영상 움직임 보상회로 - Google Patents

영상 움직임 보상회로 Download PDF

Info

Publication number
KR960010497B1
KR960010497B1 KR1019930013461A KR930013461A KR960010497B1 KR 960010497 B1 KR960010497 B1 KR 960010497B1 KR 1019930013461 A KR1019930013461 A KR 1019930013461A KR 930013461 A KR930013461 A KR 930013461A KR 960010497 B1 KR960010497 B1 KR 960010497B1
Authority
KR
South Korea
Prior art keywords
phase
memory
data
read
gate
Prior art date
Application number
KR1019930013461A
Other languages
English (en)
Other versions
KR940008521A (ko
Inventor
송기환
Original Assignee
엘지전자 주식회사
구자홍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 구자홍 filed Critical 엘지전자 주식회사
Publication of KR940008521A publication Critical patent/KR940008521A/ko
Priority to US08/276,702 priority Critical patent/US5459516A/en
Application granted granted Critical
Publication of KR960010497B1 publication Critical patent/KR960010497B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Color Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

내용 없음.

Description

영상 움직임 보상회로
제1도는 종래의 운동 보상회로의 구성도.
제2도는 본 발명 영상 움직임 보상회로에 따른 루미넌스 보상 회로도.
제3도는 본 발명에 따른 크로미넌스 보상 회로도.
제4도는 4페이즈의 구성도.
제5도(a) 및 (c)는 프레임 메모리의 영상 데이터의 리딩 포인트를 찾기 위한 회로의 구성도.
제6도는 본 발명 영상 움직임 보상회로의 다른 실시예.
제7도는 제6도의 상세 회로도.
제8도는 프레임 메모리의 8페이즈 구성도.
* 도면의 주요부분에 대한 부호의 설명
16,17 : 제2래치 18,19,34∼38 : 클러 카운터
20∼23 : 로직부 24∼28 : 가산기
29∼33 : 제1래치 39∼48,63,64,66 : 멀티플렉서
49∼56 : 프레임 메모리 57,58 : 리드/라이트 제어버퍼
59,60 : 디코더 61 : 가산기
62,65 : 제어부 68 : 선입선출 메모리
50A∼50H : 메모리 1∼메모리 8
본 발명은 고화질 티브이에서 영상의 움직임 보상에 관한 것으로, 특히 영상의 움직임을 검출하여 디코더단에서 운동량만큼 보상함으로써 고화질의 영상을 재생하며 모션의 보상을 간결화하기 위하여 프레임 메모리 맵을 2차원으로 구성하고 많은 데이터 양을 실시간 처리하기 위하여 안정적인 프레임 메모리 어드레싱 장치를 구성할 수 있도록 한 영상 움직임 보상 회로에 관한 것이다.
영상의 움직임 보상은 엔코더단에서 검출된 모션 벡터값을 이용하여 데이터를 감축시켜 전송한 영상신호를 보다 좋은 화질로 재생하기 위한 방법이다.
이러한 영상의 움직임 보상을 위해 사용되고 있는 종래의 방법은 2개의 프레임 메모리를 사용하여 운동량만큼의 어드레스 변화를 주어 한 쪽의 프레임 메모리를 억세스하여 디코딩된 영상 데이터와 가산한 후 다른 한쪽의 프레임 메모리에 저장하게 된다.
이것은 픽셀단위로 처리가 이루어지기 때문에 실시간 처리로 하드웨어를 구성하는데 어려움이 있고 고주파에 의하여 시스템이 불안정해지는 문제를 가지고 있다.
제1도는 가장 일반적인 기존의 운동 보상장치로서 엔코더부에서 전송되어온 모션 벡터(1) 입력신호와 기본 블록의 위치 입력신호로부터 읽어야 할 프레임 메모리(5)의 어드레스를 발생시킨다. 이때 기본 블록의 크기에 따라 클럭/카운터 발생기(9)를 조절하여 한 픽셀씩 순차적으로 프레임 메모리(5)를 억세스한 뒤 디코딩된 재생 영상 데이터와 가산하여 데이터 I/O 제어부(6)에서 지시하는 다른 프레임 메모리(5)에 저장하게 된다.
저장될 프레임 메모리(5)의 어드레스는 미리 정해진 블록 위치만 가지고 생성될 수 있다.
그러나, 이러한 기존의 움직임 보상방법은 이론상으로는 문제가 없지만 시스템을 하드웨어로 구성하는데 있어서, 영상 데이터의 양이 크기 때문에 처리속도가 60MHz이상이 되어야 하고, 고주파의 사용에 따른 부품의 선정이 까다로울 뿐만 아니라 쉽게 분리할 수 없는 회로 특성과 EPLD(Erasable programmable Logic Device)에서 제공되는 사용가능 클럭 주파수의 한계로 인하여 요즈음 많이 사용되는 EPLD의 사용에 제한을 받는다.
이에 따라 본 발명의 목적은 상기와 같은 종래의 움직임 보상회로에 따르는 결함을 해결하고자, 프레임 메모리의 2차원 맵핑과 프레임 메모리를 다수의 페이즈(Phase)로 구성하며 다수의 페이즈 구성에 따른 메모리간 위상 차이를 모션 벡터값을 이용하여 보상하는 영상 움직임 보상회로를 제공하는데 있다.
먼저, 본 발명은 영상의 움직임이 2차원적으로 발생, 즉 모션 벡터 X와 모션 벡터 Y로 나타나기 때문에 효율적인 메모리 어드레싱을 위하여 메모리를 X축과 Y축으로 대응시켜 상위 어드레스 그룹과 하위 어드레스 그룹으로 분리하여 맵핑한다.
프로세싱을 위해 기본단위, 즉 매크로 블록(6×16픽셀) 단위로 처리하며 한 프레임을 X축으로 80등분하고 Y축으로 45등분하여 X축은 매크로 블록 어드레스, Y축은 매크로 슬라이드 어드레스로 구분하여 위치를 나타낸다.
제2도는 본 발명에 따른 운동 보상 시스템중 루미넌스(Luminance)를 보상해 주는 부분의 블록 다이아그램이고, 제3도는 크로미넌스(Chrominance)를 보상해 주는 부분의 블록 다이아그램이다.
제안된 방법은 프레임 메모리를 4페이즈로 구성하는 것을 특징으로 한다.
제4도는 프레임 메모리를 4페이즈로 구성하는 방법의 설명도이며, 제5도는 4페이즈화에 따른 문제점과 이의 해결방법을 설명해 준다.
본 발명의 운동보상방법은 제2도를 기본으로 하고 있으며 세부 구성은 다음과 같다.
MSA(Macro Slice Address), MBA(Macro Block Address), MVY(Motion Vector Y), MVX(Motion Vector X), 4페이즈 구성에 따른 모션 벡터값의 위상 변화를 보상해주는 로직부(20∼23), 상기 MSA와 MVY를 더해주는 10비트 가산기(24) 및 MBA와 MVX를 더해주는 9비트 가산기(25∼28), 프레임 메모리(49∼56)의 리드 어드레싱 데이터를 동기하는 래치(29∼33), 프레임 메모리(49∼56)의 라이트 어드레싱 데이터를 동기하는 래치(16,17)와, 15MHz/4의 클럭 카운터(18,34)와, 15MHz의 클럭 카운터(19,35∼38)와, 프레임마다 프레임 메모리(49∼56)의 리드/라이트 어드레스 데이터를 바꿔주는 2 : 1 멀티플렉서(39∼48)와, 4페이즈용 프레임 메모리(49∼56)와, 데이터의 리드/라이트 제어버퍼(57,58)와, 메모리 데이터의 라이트 4페이즈순 결정 디코더(59,60)와, IDCT와 모션 보상 데이터를 합산하는 가산기(61)와, 디코더(59,60)를 제어하는 제어부(62)와, 메모리 데이터의 리드를 선택하는 멀티플렉서(63,64)와, 리드 선택 멀티플렉서(63,64)를 제어하는 제어부(65)와, 선택된 리드 데이터의 패스용 멀티플렉서(66)와, 반전된 데이터(IT)와, 프레임 메모리(49∼56)의 리드와 라이트 사이의 차 클럭 만큼의 지연용 선입선출 메모리(68)로 구성된다.
상기와 같이 구성되는 본 발명의 회로에 대하여 그 동작 및 작용효과를 상세히 설명하면 다음과 같다.
먼저, 영상 움직임을 보상하기 위하여 일정한 서치(search)영역에서 가장 유사한 블록을 찾음으로써 모션 벡터 값을 알아낸 뒤 그 양만큼의 영상의 변화위치 값을 이동시킴으로써 정확한 영상을 재생하게 된다.
한 프레임의 고화질 티브이 영상신호 데이터가 1280×720픽셀일 때 1메가 바이트 메모리이면 저장이 가능하지만 4페이즈 구성방법을 위해 제4도에서와 같이 2M 바이트 메모리를 사용하여 X축과 Y축을 분리하여 어드레싱한다.
또한, 처리속도를 1/4로 줄이기 위해 512K×8바이트 메모리 4개(49∼52)를 사용하여 1프레임을 분리하여 저장하며 저장방법은 제1메모리(49)에 4·n, 제2메모리(50)에 4·(n+1), 제3메모리(53)에 4·(n+2), 제4메모리(54)에 4·(n+3)에 해당하는 값을 할당한다.
여기에서 n은 MBA(Macro Block Address)에 대응하는 0∼79의 값을 갖는다. 모션 벡터값은 매크로 블록(16×16)단위로 찾아지므로 읽어낼 프레임 메모리의 어드레싱 위치는 y축으로는 (MSA×16)+MVY로 간단하지만 x축의 위치는 4페이즈로 분할하였으므로 (MBA×4)+MVX가 되며 또한 X축의 실제 위치는 MVX가 4의 배수일 때에는 마찬가지이나 (4n+1)의 배수일 때에는 첫번째 페이즈 메모리의 X축의 위치값에 1을 더해주어야 같은 블록의 값을 읽어낼 수 있으며 뒤에 페이즈 순서만 바꾸어주면 된다.
마찬가지로 MVX가 (4n+2)일때에는, 첫번째와 두번째 페이즈 메모리에 각각 1을 더해주고 MVX가 (4n+3)일때에는 첫번째∼세번째 페이즈 메모리에 1을 더한 값이 실제 위치가 되며 MVX의 면에 해당하는 메모리가 가장 앞선 값이 된다.
이는 MVX의 하위 2비트로 제어가 가능하며 로직회로로 디자인되어 있다.
제5도에서처럼 MBA 7비트와 MVX 5비트의 입력으로 프레임 메모리의 X축 영상 데이터의 리딩 포인트를 찾게 되는데, MBA에 4를 곱하는 부분은 2비트 쉬프트를 함으로써 해결되고, 이때 최하위 비트는 항상 로우의 상태임을 이용하여 MVX의 하위 2비트, 즉 MVX0, MVX1으로 몇번째 페이즈인가를 검출하여 자동으로 1을 더할 것인지를 판단하여 MBA 값을 변화시킴과 동시에 MVX와 가산을 하면 된다.
이때 MVX는 2의 보수이기 때문에 최상위 비트를 늘려서 9비트로 만들면 음수인 경우에도 캐리를 무시함으로써 뺄셈의 연산이 가능하게 된다.
또한, 음수인 경우에 페이즈가 반대이나 디자인된 로직은 이에도 적합함을 알 수 있다.
이는 2의 보수는 음수인 경우 최하위 비트에 1을 더하기 때문에 하위 2비트만 고려할 때에는 페이즈의 방향이 바뀐 것으로 동작하기 때문이다.
Y축의 리딩 포인트도 MSA에 16을 곱하는 대신 4비트를 쉬프트하되 5비트의 MVY를 최상위 비트를 늘려서 10비트로 한 뒤 더하여 같은 결과를 얻을 수 있다.
프레임 메모리에서 읽혀진 8비트 데이터는 멀티플렉서(제2도 63)에 의해 60MHz로 4 : 1 멀티플렉싱되고 이때, MVX0및 MVX1에 의해 2비트 카운터를 동작시켜 멀티플렉싱 순서를 제어하게 된다.
이때 IDCT 데이터와 가산한 결과가 라이트할 프레임 메모리의 데이터 버스에 실리게 되는데, 이때에도 MVX0및 MVX1에 의한 제어 로직으로 디코더의 인에이블 순서를 정하여 다시 15MHz로 디멀티플렉싱한다.
이때, 사용한 멀티플렉서, 버퍼, 디코더는 2개씩 사용하여 프레임이 바뀔 때마다 방향을 바꾸는 스위치 역할을 하게 된다.
제2도에서 사용된 멀티플렉서의 용도는 인트라 프레임일 경우 IDCT 데이터에 0을 더하게 하는 역할을 수행한다.
또한, 라이트할 프레임 메모리의 데이터와 라이트할 메모리의 어드레스값 사이에 시간차가 있으므로 어드레스 데이터를 선입선출 메모리(68)에서 지연을 주게 된다.
한편, 제6도는 본 발명에 대한 다른 실시예로써, 영상 프레임 메모리 제어를 블록단위로 8페이즈 병렬처리를 하여 많은 정보량을 실시간으로 처리할 뿐아니라 시스템의 양산시에 필요한 디램의 사용이 용이하도록 한 것이다.
제8도는 8페이즈 프레임 메모리의 구성으로서, 이러한 8페이즈 프레임 메모리를 제어하기 위하여 제6도의 블록 구성도가 적용되며, 제7도는 상기 제6도에 대한 상세 회로도이다.
즉, 상기 제6도는 제2도의 로직부(20∼23)와 가산기(25∼28)에 대한 실시예의 회로도로서 이의 상세 구성인 제7도는 프레임 메모리의 X축과 Y축 어드레스를 지정하는 MVX0, MVX1, MVX2가 3-입력 오아게이트(OR10)와 3-입력 앤드 게이트(AD13)에 각기 입력되어 그 출력단으로 통해 각기 페이즈 1 A0 입력과 페이즈 7 A0 입력을 발생시킨다.
그리고 MVX1, MVX2가 오아 게이트(OR11)에서 논리조합되어 페이즈 2 A0 입력신호로 발생되며, MVX0, MVX1이 앤드 게이트(AD10)에서 논리조합되고 그 출력신호가 오아 게이트(OR12)에서 MVX2 신호와 함께 오아링되어 페이즈 3 A0 입력신호를 발생시킨다.
페이즈 4 A0 입력신호는 MVX2가 되며, MVX0, MVX1이 오아 게이트(OR13)에서 논리조합되고 그 출력신호가 앤드 게이트(AD11)에서 MVX2 신호와 함께 오아링되어 페이즈 5 A0 입력신호를 발생시킨다.
그리고 상기 MVX1, MVX2가 앤드 게이트(AD12)에서 앤딩조합되어 페이즈 6 A0 입력신호로 되며, 페이즈 8 A0 입력신호는 항상 0의 값을 갖는다.
상기와 같이 구성된 본 발명의 다른 실시예의 회로는 영상의 움직임을 보상할 때 엔코더단에서 검출된 모션 벡터값을 이용하여 데이터를 감축시켜 전송한 영상신호를 보다 좋은 화질로 재생하는데 있어서, 단순히 2개의 프레임 메모리를 사용하거나 프레임 메모리를 수평 또는 수직으로 분할하여 운동량만큼의 어드레스 변화를 줌으로써 전 프레임 메모리를 억세스하여 디코딩된 영상 데이터와 가산한 후 현재 프레임 메모리에 저장시키면 한 픽셀씩 처리되기 때문에 실시간 처리가 어렵고 메모리의 분할 방법에 따라 모션 벡터값을 저장하기 위한 메모리와 그외의 콘트롤의 부수적으로 첨가되어야 하는 문제를 해소시킨다.
만일, 영상 프레임의 크기가 1280*720픽셀, 영상처리블록이 16*16픽셀이라면 한 페이즈 블록의 크기는 2*16픽셀로 이루어지고 한 페이즈 프레임의 크기는 256k 바이트가 된다.
이때, 블록 페이즈 분할법은 각각 분할된 페이즈 메모리가 분할전 영상 프레임 메모리를 순차적으로 구성하기 때문에 모션 벡터 값의 별도 저장 없이도 병렬처리가 가능하게 된다.
또한, 8페이즈 분할 구성에 따른 싸이클 타임이 130ns이므로 프레임 메모리로 디램의 사용이 가능해진다. 이는 고화질 티브이의 양산시 생산력을 높일 수 있는 중요한 요소가 된다.
제8도에서의 메모리 구성을 살펴보면, 메모리 1(50A)에 (8n+0), 메모리 2(50B)에 (8n+1), 메모리 3(50C)에 (8n+2), 메모리 4(50D)에 (8n+3), 메모리 5(50E)에 (8n+4), 메모리 6(50F)에 (8n+5), 메모리 7(50G)에 (8n+6), 메모리 8(50H)에 (8n+7)에 해당되는 값을 할당한다.
여기에서, n=0,1,2,3,…,159이다.
즉, X축으로는 16*16블록이 8페이즈로 분할되고 Y축으로는 변화가 없다. 제7도에서 프레임 메모리 제어방법을 살펴보면, 현재 처리되는 블록의 위치를 알려주는 정보(MSA, MBA)와 블록단위의 움직임 정도를 나타내는 MVY, MVX를 입력으로 읽을 프레임 메모리의 시작 어드레스를 알아보면 다음과 같다.
프레임 메모리 1 읽기 어드레스=8n+1280m
프레임 메모리 2 읽기 어드레스=(8n+1)+1280m
프레임 메모리 3 읽기 어드레스=(8n+2)+1280m
프레임 메모리 4 읽기 어드레스=(8n+3)+1280m
프레임 메모리 5 읽기 어드레스=(8n+4)+1280m
프레임 메모리 6 읽기 어드레스=(8n+5)+1280m
프레임 메모리 7 읽기 어드레스=(8n+6)+1280m
프레임 메모리 8 읽기 어드레스=(8n+7)+1280m
여기에서 n=(MBA*2)+(MVX/8의 몫)
m=(MSA*16)+MVY
특히, X축 어드레스에서는 MVX/8의 나머지에 해당하는 MVX 하위 3비트로 메모리 페이즈를 보상한다.
즉, 프레임 메모리 1(50A)은 나머지가 1,2,3,4,5,6,7인 경우 (000,010,011,100,101,110,111)
프레임 메모리 2(50B)는 나머지가 2,3,4,5,6,7인 경우 (010,011,100,101,110,111)
프레임 메모리 3(50C)은 나머지가 3,4,5,6,7인 경우 (011,100,101,110,111)
프레임 메모리 4(50D)는 나머지가 4,5,6,7인 경우 (100,101,110,111)
프레임 메모리 5(50E)는 나머지가 5,6,7인 경우 (101,110,111)
프레임 메모리 6(50F)은 나머지가 6,7인 경우 (110,111)
프레임 메모리 7(50G)은 나머지가 7인 경우 (111)
X축 어드레스 값에 각각 1씩 더해준다.
이를 로직으로 구현한 것이 제7도이다.
이때, 8페이즈 분할은 모션 벡터의 검출단위인 매크로 블록(16×16픽셀)에 순차적으로 적용함으로써 다른 메모리 분할 방법처럼 모션 벡터 정보를 별도로 저장하여 제어해야 하는 불편을 사전에 제거하며, 또한 8페이즈 분할법에 의하여 싸이클 타임이 130ns 정도로 증가되어 프레임 메모리로 디램의 사용이 가능하게 된다.
그러므로, 종래의 움직임 보상 시스템은 최소한 60MHz의 클럭을 사용해야 실시간 처리가 가능하므로 시스템 자체의 구성이 까다롭고 불안정하나 이를 메모리 페이즈 구분을 통해 원하는 만큼의 시스템 클럭을 낮출 수 있고, 종래의 시스템에서는 ECL(Emitter Coupled Logic) 타입으로 대부분 디자인되어야 하므로 소모 전력도 크고 사이즈 또한 커지게 되나 제안된 방식은 EPLD 및 TTL 소자로 작은 사이즈로 안정된 시스템을 제작가능하게 된다.
그리고 프레임 메모리의 X, Y 구분으로 곱셈이나 덧셈을 로직 디자인으로 구현할 수 있었으며, 거의 지연이 없는 시스템에도 적용할 수가 있게 된다.
이상에서와 같이 본 발명은 영상 프레임 메모리 제어를 블록단위로 8페이즈 병렬 처리를 하여 많은 정보량을 실시간으로 처리할 뿐아니라 시스템의 양산시에 필요한 디램의 사용이 용이하도록 한 것이다.
따라서, 본 발명은 영상 움직임을 보상함에 있어서, 안정적인 시스템을 구현하기 위하여 영상 프레임 메모리를 8페이즈 단위로 분할하여 병렬 처리하는 것이다.

Claims (4)

  1. 메리의 4페이즈 구성에 따른 모션 벡터값의 위상 변화를 보상해주는 로직부(20∼23)와, 매크로 슬라이스 어드레스(MSA)와 모션 벡터 Y(MVY), 매크로 블록 어드레스(MBA)와 모션 벡터 X(MVX)를 각기 더해주는 가산기(24∼28)와, 프레임 메모리(49∼56)의 리드 어드레싱 데이터를 동기하는 제1래치(29∼33)와, 프레임 메모리(49∼56)의 라이트 어드레싱 데이터를 동기하는 제2래치(16,17)와, 클럭을 계수하는 클럭 카운터(18,19,34∼38)와, 프레임마다 프레임 메모리(49∼56)의 리드/라이트 어드레스 데이터를 바꿔주는 멀티플렉서(39∼48)와, 4페이즈용 프레임 메모리(49∼56)와, 데이터의 리드/라이트 제어버퍼(57,58)와, 메모리 데이터의 라이트 4페이즈순을 결정하는 디코더(59,60)와, IDCT와 모션 보상 데이터를 합산하는 가산기(61)와, 디코더(59,60)를 제어하는 제어부(62)와, 메모리 데이터의 리드를 선택하는 멀티플렉서(63,64)와, 리드 선택 멀티플렉서(63,64)를 제어하는 제어부(65)와, 선택된 리드 데이터의 패스용 멀티플렉서(66)와, 프레임 메모리(49∼56)의 리드와 라이트 사이의 차 클럭 만큼의 지연용 선입선출 메모리(68)로 구성된 것을 특징으로 하는 영상 움직임 보상회로.
  2. 제1항에 있어서, 로직부(20∼23)는 모션 벡터 처리 블록 단위를 X축 또는 Y축으로 8페이즈 분할하여 각 페이즈별로 구성된 프레임 메모리(50A∼50H)에 대하여 모션 벡터 값을 이용하여 움직임 보상할 때 각 프레임 메모리(50A∼50H)를 동시에 읽기 위한 어드레스를 발생시키는 것을 특징으로 하는 영상 움직임 보상회로.
  3. 제2항에 있어서, 각 프레임 메모리(50A∼50H)에 대한 읽기 어드레스는 (8n+i)+1280m으로 하며, 여기에서 i=0,1,…,7, m=(MSA*16)+MVY, n=(MBA*2)+(MVX/8의 몫)으로 하는 것을 특징으로 하는 영상 움직임 보상회로.
  4. 제2항에 있어서, 상기 로직부(20∼23)는 프레임 메모리의 X축과 Y축 어드레스를 지정하는 MVX0, MVX1, MVX2가 3-입력 오아 게이트(OR10)와 3-입력 앤드 게이트(AD13)에 각기 입력되어 그 출력단으로 통해 각기 페이즈 1 A0 입력 신호와 페이즈 7 A0 입력신호가 발생되고, MVX1, MVX2가 오아 게이트(OR11)에서 논리조합되어 페이즈 2 A0 입력신호로 발생되며, MVX0, MVX1이 앤드 게이트(AD10)에서 논리조합되고 그 출력신호가 오아 게이트(OR12)에서 MVX2 신호와 함께 오아링되어 페이즈 3 A0 입력신호를 발생시키고, 페이즈 4 A0 입력신호는 MVX2가 되며, MVX0, MVX1이 오아 게이트(OR13)에서 논리조합되고 그 출력신호가 앤드 게이트(AD11)에서 MVX2 신호와 함께 오아링되어 페이즈 5 A0 입력신호를 발생시키며, 상기 MVX1, MVX2가 앤드 게이트(AD12)에서 앤딩 조합되어 페이즈 6 A0 입력신호로 되고, 페이즈 8 A0 입력신호는 항상 0의 값을 갖도록 구성된 것을 특징으로 하는 영상 움직임 보상회로.
KR1019930013461A 1992-09-07 1993-07-16 영상 움직임 보상회로 KR960010497B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US08/276,702 US5459516A (en) 1993-07-16 1994-07-18 Video motion compensation apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR92-16324 1992-09-07
KR920016324 1992-09-07

Publications (2)

Publication Number Publication Date
KR940008521A KR940008521A (ko) 1994-04-29
KR960010497B1 true KR960010497B1 (ko) 1996-08-01

Family

ID=19339242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013461A KR960010497B1 (ko) 1992-09-07 1993-07-16 영상 움직임 보상회로

Country Status (3)

Country Link
US (1) US5379076A (ko)
EP (1) EP0592261A1 (ko)
KR (1) KR960010497B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459516A (en) * 1993-07-16 1995-10-17 Goldstar Co., Ltd. Video motion compensation apparatus
US5650829A (en) * 1994-04-21 1997-07-22 Sanyo Electric Co., Ltd. Motion video coding systems with motion vector detection
KR970010091B1 (en) 1994-06-13 1997-06-21 Lg Electronics Inc Address generating apparatus for image moving compensation
KR0134483B1 (ko) * 1994-06-14 1998-05-15 배순훈 디코더에 있어서 어드레스 보정 회로(address correction circuit of the decoder)
US5784011A (en) * 1996-06-14 1998-07-21 Lsi Logic Corporation Multiplier circuit for performing inverse quantization arithmetic
US6134632A (en) * 1998-01-26 2000-10-17 Intel Corporation Controller that supports data merging utilizing a slice addressable memory array
KR20030018605A (ko) * 2001-08-30 2003-03-06 김희석 엠펙 코어의 움직임 보상을 위한 메모리 인터페이스와가산기의 병렬 처리
JP6756177B2 (ja) * 2016-07-20 2020-09-16 コニカミノルタ株式会社 画像形成装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930006866B1 (ko) * 1984-09-07 1993-07-24 쏘니 가부시기가이샤 텔레비젼신호의 움직임검출회로
GB8631027D0 (en) * 1986-12-30 1987-02-04 Questech Ltd Recording editing & moving television pictures
DE3851655T2 (de) * 1987-06-09 1995-02-09 Sony Corp Verarbeitung des Bewegungsvektors in Fernsehbildern.
JP2521145B2 (ja) * 1989-02-20 1996-07-31 日本ビクター株式会社 動き補償予測符号化復号化方式
JP2689632B2 (ja) * 1989-08-15 1997-12-10 ソニー株式会社 画像信号の伝送装置および伝送方法
FR2653629B1 (fr) * 1989-10-20 1995-07-07 Europ Rech Electr Lab Dispositif de compensation de mouvement et recepteur de television comportant un tel dispositif.

Also Published As

Publication number Publication date
EP0592261A1 (en) 1994-04-13
KR940008521A (ko) 1994-04-29
US5379076A (en) 1995-01-03

Similar Documents

Publication Publication Date Title
US5404170A (en) Time base converter which automatically adapts to varying video input rates
US5276513A (en) Implementation architecture for performing hierarchical motion analysis of video images in real time
US4743970A (en) Picture transformation memory
JPH08510880A (ja) 動き補償された補間の方法及び装置
US4316219A (en) Synchronizing circuit adaptable for various TV standards
KR960010497B1 (ko) 영상 움직임 보상회로
KR0122741B1 (ko) 병렬 구조를 갖는 기억 장치
KR940008481A (ko) 영상 디코더
US4604651A (en) Television circuit arrangement for field and line frequency doubling and picture part magnification
US20120307153A1 (en) Video processing device and video processing method
KR20030051957A (ko) 웨이블릿 변환과 움직임 추정을 이용한 동영상 부호화 및복호화 장치
US4412250A (en) Memory-type sync generator with reduced memory requirements
EP1606954B1 (en) Arrangement for generating a 3d video signal
KR100243866B1 (ko) 고화질 텔레비전의 움직임 보상을 위한 메모리 병렬처리 방법 및 장치
KR0128880B1 (ko) 영상 복호기에서의 움직임 보상용 메모리 구조
KR0151204B1 (ko) 영상움직임 보상용 디램 제어시스템
SU1598209A1 (ru) Устройство дл воспроизведени графической информации
KR100237918B1 (ko) 피디피 텔레비젼의 적응적인 블랭크 신호 발생장치
JPH0990920A (ja) 映像信号変換装置
KR0147273B1 (ko) 고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법
KR960012488B1 (ko) 디지탈방식 화상처리 장치의 주사방식 전환장치
JP3018384B2 (ja) ビデオ信号処理回路
KR20000020092A (ko) 와이드 피디피 티브이의 재생방법 및 회로
JPH10260673A (ja) 映像処理装置
KR0128879B1 (ko) 영상 복호기에서의 움직임 보상용 메모리 구조

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050607

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee