KR0147273B1 - 고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법 - Google Patents
고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법Info
- Publication number
- KR0147273B1 KR0147273B1 KR1019920027192A KR920027192A KR0147273B1 KR 0147273 B1 KR0147273 B1 KR 0147273B1 KR 1019920027192 A KR1019920027192 A KR 1019920027192A KR 920027192 A KR920027192 A KR 920027192A KR 0147273 B1 KR0147273 B1 KR 0147273B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- frame
- signal
- color difference
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Abstract
본 발명은 고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법에 관한 것으로, 특히, 움직임 보상을 위한 메모리의 사용에 있어서 두 프레임 용량의 메모리가 필요한 고화질 텔레비전의 경우, 데이터의 양이 방대한 관계로 전체적인 디코더 제작비가 상승할 뿐만 아니라 회로기판의 크기도 커지게 되어 디코더 크기의 소형화에 문제가 있어, 본 발명에서는 메모리의 사용량을 반으로 줄인 한 프레임 용량분의 메모리로 제작하여 움직임을 보상함으로써, 디코더 제작의 비용을 절감하고, 디코더의 크기도 줄이는 효과가 있는 것이다.
Description
제1도는 고화질 텔레비전의 움직임 보상을 위한 회로구조도,
제2도는 본 발명의 메모리 구조도 (256K×32),
제3도는 본 발명 휘도 색차신호 분리를 위한 메모리 어드레스의 사용법을 나타낸 도면,
제4도는 본 발명 휘도, 색차신호의 처리에 사용될 메모리의 공간도,
제5도는 본 발명에서 둘째 프레임의 메모리 저장처리 사용방법을 나타낸도면이다.
본 발명은 고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법에 관한 것으로, 특히, 움직임 보상회로 설계시 메모리를 효율적으로 사용함으로써 디코더 제작에 사용되는 메모리의 양을 한 프레임 용량의 메모리로 줄여 디코더 제작시 단가를 줄이고, 고화질 텔레비전과 같이 고속의 데이터 처리를 요하는 디지탈 영상 신호처리에 사용되는 고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법에 관한 것이다.
일반적으로, 움직임 보상을 위한 메모리는 움직임벡터를 이용하여 이전 프레임의 메모리에서 데이터를 추출하고, 추출된 영상데이터와 차이영상을 더한후 현재프레임의 메모리에 저장하기 때문에 움직임 보상을 위한 메모리는 2프레임 용량의 메모리가 필요하다. 이러한 고화질 텔레비전의 경우 데이터의 양이 방대한 관계로 한 프레임당 약 14메가 비트 이상의 메모리가 사용되는데, 디코더 제작시 1메가 메모리를 사용할 경우에는 최소한 28개 이상의 메모리가 필요하며, 4메가 메모리를 사용할 경우에는 각 프레임당 4개씩 총8개 이상의 메모리가 필요하게 된다.
따라서, 2프레임 용량의 메모리를 이용하여 제작하는 움직임 보상방법은 디코더 제작에 사용되는 메모리의 양이 증가되어 전체적인 디코더 제작비가 상승될 뿐만 아니라, 많은 수의 메모리를 사용하게 됨으로써 PCB의 크기도 커지게 되어 디코더 크기의 소형화가 이루어지지 못하는 문제점이 있었다.
또한, 미술관이나 박물관 등의 전시물을 정지화면상에 여러 연출을 가할수 있도록한 논인터레이스(Noninterlace) 고화질 TV가 일본특개평4-123097호로 알려져 있으나 이는 정지화상에 연출기능을 부가하여 프리커 발생을 없앨수 있도록 버퍼 메모리를 사용하는 기술이나, 동화상을 나타내는 데에는 어려움이 있는 것이었다.
본 발명의 목적은, 상기와 같은 종래의 문제잠을 해소하기 위한 것으로, 특히, 움직임 보상회로의 메모리를 하드웨어로 제작할 경우, 제작된 메모리의 크기가 실제 디코딩에 사용되는 휘도신호 및 색차신호의 데이터 양보다 크게 되어 있음을 이용하여, 메모리의 공백에 새로운 데이터를 저장토록 하고, 메모리는 휘도신호 및 색차신호에 따라 분리하지 않고, 입력 데이터 순으로 8단병렬 처리하여 한 프레임 용량분의 메모리를 사용하여 제작하는 고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위해 본 발명 고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법은, 고화질 텔레비전의 움직임을 보상하기 위한 메모리 사용방법에 있어서, 한 프레임 분량의 짝수/홀수메모리(256K×32)로 구성된 메모리부에 첫번째 프레임의 휘도신호 및 색차신호 데이터를 저장하는 첫번째 프레임 저장단계와: 첫번째 프레임의 휘도신호 및 색차신호를 저장한후, 메모리부의 짝수/홀수메모리(256K× 32)에 형성된 휘도신호 및 색차신호의 빈공간에 움직임 보상된 두번째 프레임의 데이터를 저장하고, 빈공간의 휘도신호 및 색차신호의 수직어드레스가 다 채워지면 상기 첫번째 프레임의 휘도신호 및 색차신호가 공간에 덮어써서 저장하는 두번째 프레임 저장단계와: 상기 두번째 프레임의 휘도신호 및 색차신호를 저장한후, 세번째 프레임의 휘도신호 및 색차신호를 두번째 프레임의 휘도신호 및 색차신호가 마지막으로 저장된 수직어드레스를 포인터로 사용하여 움직임 보상된 세번째 프레임 데이터를 두번째 프레임 저장단계와 같이 저장하며, 다음 프레임들의 휘도신호 및 색차신호 데이터처리를 상기와 같이 연속처리하는 단계로 이루어져 순차동작함을 포함하여 구성됨을 그 방법적 구성상의 특징으로 한다.
이하, 상기와 같이 구성된 본 발명 고화질 텔레비전의 움직임 보상을 위한 메로리 사용방법을 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 제1도는 고화질 텔레비전의 움직임 보상을 위한 회로도로써, 움직임벡터와 콘트롤 신호를 이용하여 데이터를 메모리부(250)에 입출력토록 지시하는 어드레스 콘트롤러(100)와: 전프레임 메모리의 영상신호를 짝수,홀수메모리에 분리하여 저장하는 메모리부(250)와: 메모리부(250)의 메모리 데이터의 입출력을 제어하는 I/O콘트롤러(400)와: I/O 콘트롤러(400)에 제어되어 메모리부(250)의 메모리 데이터를 뽑아내어 디스플레이 가능토록 어드레스를 제어하는 디스플레이 콘드롤러(500)와: 분리된 프레임 데이터를 뽑아내어 차이영상(DCT계수)과 더하여 현재프레임의 영상신호로 변환하는 움직임 보상부(600)로 구성된다.
상기 메모리부(250)를 이루는 기본적 메모리 구조로는 메모리의 처리속도를 낮추기 위하여 먼저 화소단위의 입력을 4개의 화소단위로 묶어서 단위 메모리에 저장 처리한다. 이로써 메모리부(250)의 데이터 처리속도는 화소단위로 저장 처리할 경우 보다 1/4 낮아지지만, 움직임 보상에 필요한 데이터 추출이 추가로 필요하게 되므로 프레임 메모리를 다시 입력순서에 따라 나누는 구조를 갖는다. 즉 데이터의 입력 순서에 따라 4개의 화소를 짝수, 홀수메모리에 나누어 저장하는데, 이로써 데이터 저장은 4개의 화소 단위로, 움직임추정 및 디스플레이에 필요한 데이터 추출은 8개의 화소단위로 한다.
예를 들면, 입력되는 4개의 화소는 짝수 메모리 0번지에 저장하고, 다음에 입력되는 4개의 화소는 홀수 메모리 0번지에 저장하여, 0번지의 메모리를 어드레싱 하는 경우 연속된 8개의 화소를 얻을 수 있다.
또한, 고화질 텔레비전의 경우 1/30초인 프레임당 휘도 Y신호는 약 1.4메가 바이트, 색차신호인 U,V신호는 각각 0.9메가 바이트가 사용된다.
따라서 1메가의 메모리(256K×4)를 이용하여 4개의 화소인 32비트의 데이터 단위로 메모리에 저장할 경우, 총 16개의 메모리가 사용된다.
제2도는 본 발명의 총 8병렬 처리의 메모리 구조도인바, 1메가 비트(256×4)의 메모리인 경우, 총 18개의 메모리 어드레스 버스를 사용하여 메모리를 콘트롤 하는데, 18개의 메모리 어드레스 버스중 10개는 수직 어드레스, 8개는 수평 어드레스로 사용된다.
또한, 휘도신호 및 색차 신호를 같은 메모리상에 저장하는 관계로 짝수, 홀수 메모리에 저장될 프레임의 휘도신호 및 색차신호는 분리가 필요하며, 이러한 각 짝수, 홀수 메모리(256K×32)를 제2도에 도시한 메모리의 구조로 휘도신호 및 색차신호를 분리한다.
또한, 제3도는 제2도의 메모리 구조와 같이 휘도신호 및 색차신호를 분리하는 메모리 어드레스 사용법을 나타낸 도면으로, U신호는 수직어드레스의 최상위(MSB) 1비트를 0으로, V신호는 수직 어드레스의 최상위(MSB) 1비트를 1로, C신호는 수평 어드레스의 최상위(MSB) 2비트를 1로 한다.
또한, 상기 메모리부(250)는 제2도의 메모리 구조에 도시된 바와 같이, 디코더 제작에 사용되는 메모리의 양은 실제 디코딩에 사용되는 휘도신호 및 색차신호의 데이터 양보다 약 20%이상이 크다.
따라서, 제4도에 도시된 바와 같이, 수직방향으로 휘도신호의 경우 64라인의 메모리 공백이 있고, 색차신호인 U,V신호의 경우에도 각각 32라인의 메모리 공백이 생긴다. 또한, 제5도는 두번째 프레임의 메모리 저장처리의 사용방법을 도시한 도면이다.
상기와 같이 사용되지 않는 메모리의 공백에 움직임 보상된 현재프레임의 데이터를 순차적으로 저장하는 방식을 설명하면 다음과 같다.
먼저, 첫번째 프레임 저장단계에서는 한 프레임 분량의 짝수/홀수메모리(256K×32)로 구성된 메모리부에 첫번째 프레임의 휘도신호 및 색차신호 데이터를 제2도의 메모리 구조와 같이 저장하고, 메모리로의 저장속도 및 디스플레이를 위한 메모리 출력속도는 화소단위로의 처리속도와 같으며, 두번째 프레임 저장단계에서는 첫번째 프레임의 휘도신호 및 색차신호를 저장한후, 제4도에 도시된 바와 같이, 메모리부의 짝수/홀수메모리(256K×32)에 형성된 휘도신호 및 색차신호의 빈공간에 움직임 보상된 두번째 프레임의 데이터를 저장하고, 빈공간의 휘도신호 및 색차신호의 수직어드레스가 다 채워지면 제5도에 도시된 바와 같이, 상기 첫번째 프레임의 휘도신호 및 색차신호가 저장된 공간에 덮어써서 저장하며, 세번째 프레임 저장단계에서는 상기 두번째 프레임의 휘도신호 및 색차신호를 저장한후, 세번째 프레임의 휘도신호 및 색차신호를 두번째 프레임의 휘도신호 및 색차신호가 마지막으로 저장된 수직어드레스를 포인터로 사용하여 움직임 보상된 세번째 프레임 데이터를 두번째 프레임 저장단계와 같이 저장하며, 다음 프레임들의 휘도신호 및 색차신호의 데이터처리는 상기와 같이 연속 처리한다.
이상에서 살펴본 바와 같이 본 발명은, 움직임 보상을 위한 메모리의 사용에 있어서, 메모리의 크기가 실제 디코딩에 사용되는 휘도신호 및 색차신호의 데이터 양보다 크게 되어있는 메모리 공간외의 공백을 데이터 저장공간으로 활용하여 메모리의 사용을 반으로 줄임으로써, 디코더 제작의 비용을 절감하고, 디코더의 크기도 줄이는 효과가 있는 것이다.
Claims (1)
- 고화질 텔레비전의 움직임을 보상하기 위한 메모리 사용방법에 있어서, 한 프레임 분량의 짝수/홀수메모리(256K×32)로 구성된 메모리부에 첫번째 프레임의 휘도신호 및 색차신호 데이터를 저장하는 첫번째 프레임 저장단계와: 첫번째 프레임의 휘도신호 및 색차신호를 저장한후, 메모리부의 짝수/홀수메모리(256K×32)의 형성된 휘도신호 및 색차신호의 빈공간에 움직임 보상된 두번째 프레임의 데이터를 저장하고, 빈공간의 휘도신호 및 색차신호의 수직어드레스가 다 채워지면 상기 첫번째 프레임의 휘도신호 및 색차신호가 저장된 공간에 덮어써서 저장하는 두번째 프레임 저장단계와: 상기 두번째 프레임의 휘도신호 및 색차신호를 저장한후, 세번째 프레임의 휘도신호 및 색차신호를 두번째 프레임의 휘도신호 및 색차신호가 마지막으로 저장된 수직어드레스를 포인터로 사용하여 움직임 보상된 세번째 프레임 데이터를 두번째 프레임 저장단계와 같이 저장하며, 다음 프레임들의 휘도신호 및 색차신호 데이터처리를 상기와 같이 연속처리하는 단계로 이루어져 순차동작함을 특징으로 하는 고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027192A KR0147273B1 (ko) | 1992-12-31 | 1992-12-31 | 고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법 |
| JP5337989A JPH077725A (ja) | 1992-12-31 | 1993-12-28 | 高画質テレビジョンの動き補償のためのメモリーパラレル処理方法およびメモリー使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027192A KR0147273B1 (ko) | 1992-12-31 | 1992-12-31 | 고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940017863A KR940017863A (ko) | 1994-07-27 |
| KR0147273B1 true KR0147273B1 (ko) | 1998-09-15 |
Family
ID=19348316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920027192A KR0147273B1 (ko) | 1992-12-31 | 1992-12-31 | 고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147273B1 (ko) |
-
1992
- 1992-12-31 KR KR1019920027192A patent/KR0147273B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940017863A (ko) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3943129B2 (ja) | ３：２のプルダウンで映像をデコードしそして表示するメモリ利用法 | |
| US7536062B2 (en) | Scaling images for display | |
| US5729303A (en) | Memory control system and picture decoder using the same | |
| US5874995A (en) | MPEG video decoder having a high bandwidth memory for use in decoding interlaced and progressive signals | |
| US5581310A (en) | Architecture for a high definition video frame memory and an accompanying data organization for use therewith and efficient access therefrom | |
| US5444483A (en) | Digital electronic camera apparatus for recording still video images and motion video images | |
| US6088391A (en) | Method and apparatus for segmenting memory to reduce the memory required for bidirectionally predictive-coded frames | |
| US4743970A (en) | Picture transformation memory | |
| JPH08123953A (ja) | 画像処理装置 | |
| KR100359039B1 (ko) | 화상 처리 장치 및 화상 메모리의 매핑 방법 | |
| JP3141772B2 (ja) | Ｍｐｅｇ復号化器及びその復号化方法 | |
| JP3381077B2 (ja) | 動画像復号装置 | |
| US5764240A (en) | Method and apparatus for correction of video tearing associated with a video and graphics shared frame buffer, as displayed on a graphics monitor | |
| KR100244622B1 (ko) | 동화상차 검출장치 | |
| KR950006768B1 (ko) | 라스터 포멧 콘버터 회로 | |
| KR0147273B1 (ko) | 고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법 | |
| KR100243866B1 (ko) | 고화질 텔레비전의 움직임 보상을 위한 메모리 병렬처리 방법 및 장치 | |
| US6181354B1 (en) | Image generator using display memory | |
| US7301582B2 (en) | Line address computer for providing line addresses in multiple contexts for interlaced to progressive conversion | |
| KR20030057690A (ko) | 비디오 디코딩 시스템 | |
| JPH0823514A (ja) | ディジタル映像信号復号装置 | |
| US5774590A (en) | Image data reproducing apparatus | |
| KR100248085B1 (ko) | 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램 | |
| JP3297309B2 (ja) | 符号化画像データの復号および表示装置 | |
| KR100565713B1 (ko) | 영상 움직임 보상용 어드레스 발생 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020417 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |