KR100359039B1 - 화상 처리 장치 및 화상 메모리의 매핑 방법 - Google Patents

Abstract

본 발명은 블록 단위의 액세스를 고속으로 행할 수 있는 메모리의 매핑 방법을 제공하는데 있다. 또한, 그와 같은 매핑 방법을 이용한 화상 처리 장치를 제공하는데 있다.

본 발명은 적어도 1화면분의 화상 데이타를 기억하는 화상 메모리에 대해서, 상기 화상 데이타를 1행마다 연속하는 라스터 단위 또는 소정수의 행 및 열마다 연속하는 블록 단위로 기입하고, 기입한 상기 화상 데이타를 기입시의 입력 단위와는 다른 단위로 판독하여 상기 화상 데이타의 배열 순서를 변경하는 화상 처리 장치에 있어서, 라스터 단위로 배열되는 상기 화상 데이타에 대응하여 블록 단위 배열의 행수의 정수배인 라스터수를 컬럼 방향으로 액세스하는 컬럼 어드레스 및 각 라스터를 블록 단위 배열의 열수의 정수배인 컬럼 수마다 개행(改行)하여 복수의 로우 라인으로 액세스하는 로우 어드레스로 이루어지는 라스터 액세스 어드레스를 발생시키는 라스터 액세스 어드레스 발생 회로와, 블록 단위로 배열되는 상기 화상 데이타에 대응하여 적어도 1블록을 컬럼 방향으로 이산적(離散的)으로 액세스하는 컬럼 어드레스 및 1블록의 액세스가 완료하기까지 동일한 로우 라인을 액세스하는 로우 어드레스로 이루어지는 블록 액세스 어드레스를 발생하는 블록 액세스 어드레스 발생 회로를 구비한 것을 요지로 한다.

Description

화상 처리 장치 및 화상 메모리의 매핑 방법

본 발명은 화상 처리 장치 및 화상 메모리의 매핑 방법에 관한 것으로, 보다 상세하게는 화상 데이타를 압축 · 신장할 경우에 압축 데이타의 기입 · 판독을 화상 메모리에 대해 고속으로 행할 수 있도록 한 매핑 방법 및 그 매핑 방법을 이용한 화상 처리 장치에 관한 것이다.

종래, 화상 데이타의 압축 · 신장의 수법으로서, 예를 들어 JPEG 규격 (ISO/IEC 10918-1)에 의한 방법을 이용한 화상 처리 장치가 있다. 이 화상 처리 장치는 카메라 등의 입력 장치로서 취입한 1화면분의 화상 데이타를 JPEG 코덱(엔코더)에 의해 압축하고, 광 디스크 등의 기억 장치에 기억한다. 또한, 화상 처리 장치는 기억 장치에 기억되어 있는 화상 데이타를 판독하고, JPEG 코덱(디코더)에 의해 신장하여 비디오 신호로서 CRT등의 표시 장치로 송출해 화상을 표시한다.

JPEG 코덱은 화상 데이타치 압축 · 신장을 행할 경우에, 화상 데이타를 8×8 화소의 블록 단위로서 입출력을 행한다. 그러나, 카메라나 텔레비전 등의 입력 · 표시 장치는 화상 데이타를 라스터 단위로 입출력이 행하여진다. 이 때문에, 이들 상호의 데이타 수수(授受)를 위해 화상 메모리를 이용해 라스터 블록 변환이 행하여지고 있다.

도1에 도시하는 바와 같이, 화상 메모리는 1화면분의 화상 데이타(51)를 충분히 저장 가능한 용량을 갖고 있다. 그리고, 일반적으로는, 화상 메모리에는 고속페이지(page) 모드로 동작하는 DRAM이 이용된다. 그리고, 화상 데이타(51)는 라스터단위의 이미지로서 메모리상에 매핑되어 기억된다. 예를 들어, 640×480 화소의 화상 데이타(51)의 경우, 화상 메모리에는 라스터 블록인 1라인(52)마다(640 화소)의 화상 데이타가 동일한 로우 어드레스(RA)로서 액세스되는 페이지내에 저장되고, 액세스의 고속화를 도모하고 있다. 그리고, 화상 메모리에 저장된 화상 데이타(51)는 JPES 코덱에 의해 8×8 화소의 블록 단위로 액세스되고, 압축되어 기억 장치에 기억된다.

그런고로, 화소수가 예를 들어 640×480 화소 이상의 고해상도 화상을 풀모션(30 프래임/초)으로 압축 · 신장하는 것으로 동화상의 기록 · 표시를 실현하는 모션 JPEG(motion JPEG)이 최근 채용되고 있다. 이 모션 JPEG에 있어서는 화상 메모리는 기억된 화상 데이타(51)가 1/30초로 2프래임의 비율로 액세스됨과 동시에, JPEG 코덱으로부터 1/30초 사이에 1프래임에 포함되는 블록(52)의 수량 만큼 액세스된다.

그렇지만, 상기의 매핑에서는, 화상 메모리는 JPEG 코덱에 의해 블록 단위로 액세스될 경우, 8라인분의 화상 데이타(51)로부터 각각 8화소분씩 액세스된다. 즉, 화상 메모리에 있어서는 블록 단위고서 액세스될 경우에, 8화소의 화상 데이타를 판독할 때마다 로우 어드레스(RA)를 변경하는 페이지 아웃(page out)이 발생한다. 그 때문에, 로우 어드레스(RA)를 변경하는 양만큼 블록 단위의 액세스 속도가 저하하기 때문에, DRAM의 대역폭이 여유가 없게 되는 경우가 있다. 그 결과, 풀모션으로 화상 데이타(51)의 압축 · 신장을 행할 경우, 화상 메모리의 액세스가 추종할수 없게 되는 경우가 있다. 그 결과, 풀모션으로 화상 데이타(51)의 압축 · 신장을 행할 경우에, 화상 메모리의 액세스가 추종할 수 없게 된다는 문제가 있었다.

본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 그 목적은 블록 단위의 액세스를 고속으로 행할 수 있는 메모리의 매핑 방법을 제공하는데 있다. 또한, 그와 같은 매핑 방법을 이용한 화상 처리 장치를 제공하는데 있다.

도 1은 종래의 화상 데이타의 라스터 블록 변환의 상태를 도시하는 설명도.

도 2는 제1 실시예의 화상 처리 장치의 블록 회로도.

도 3은 라스터 어드레스의 발생을 설명하기 위한 플로우챠트.

도 4는 블록 어드레스의 발생을 설명하기 위한 플로우챠트.

도 5는 제2 실시예의 화상 처리 장치의 블록 회로도.

도 6은 1화면분의 화상 데이타를 도시하는 설명도.

도 7은 화상 메모리의 매핑을 도시하는 설명도.

도 8은 라스터 단위의 액세스를 도시하는 설명도.

도 9는 블록 단위의 액세스를 도시하는 설명도.

도 10은 별도의 화상 메모리의 매핑을 도시하는 설명도.

도 11은 화상 메모리에 저장된 1화면분의 화상 데이타를 도시하는 설명도.

<도면의 주요 부분에 대한 부호의 설명>

5 : 화상 메모리

15 : 처리 수단으로서 JPEC 코덱(codec)

16 : 라스터 액세스 어드레스 발생 회로

17 : 블록 액세스 어드레스 발생 회로

본 발명은, 적어도 1화면분의 화상 데이타를 기억하는 화상 메모리에 대해서, 상기 화상 데이타를 1행마다 연속하는 라스터 단위 또는 소정수의 행 및 열마다 연속하는 블록 단위로 기입하고, 기입한 상기 화상 데이타를 기입시의 입력 단위와는 다른 단위로 판독하여 상기 화상 데이타의 배열 순서를 변경하는 화상 처리 장치에 있어서, 라스터 단위로 배열되는 상기 화상 데이타에 대응하여 블록 단위의 배열 행수의 정수배인 라스터수를 컬럼 방향으로 액세스하는 컬럼 어드레스 및 각 라스터를 블록 단위의 배열 열수의 정수배인 컬럼 수마다 개행(改行)하여 복수의 로우 라인으로 액세스하는 로우 어드레스로 이루어지는 라스터 액세스 어드레스를 발생시키는 라스터 액세스 어드레스 발생 회로와, 블록 단위로 배열되는 상기 화상 데이타에 대응하여 적어도 1블록을 컬럼 방향으로 이산적(離散的)으로 액세스하는 컬럼 어드레스 및 1블록의 액세스가 완료하기까지 동일한 로우 라인을 액세스하는 로우 어드레스로 이루어지는 블록 액세스 어드레스를 발생하는 블록 액세스 어드레스 발생 회로를 구비한 것을 요지로 한다.

본 발명에 따르면, 라스터 액세스 어드레스 발생 회로와 블록 액세스 어드레스 발생 회로가 구비된다. 라스터 어드레스 발생 회로는, 라스터 단위로 배열되는 화상 데이타에 대응하여 블록 단위의 배열 행수의 정수배인 라스터수를 컬럼 방향으로 액세스하는 컬럼 어드레스 및 각 라스터를 블록 단위의 배열 열수의 정수배인 컬럼 수마다 개행하여 복수의 로두 라인으로 액세스하는 로우 어드레스로 이루어지는 라스터 액세스 어드레스를 발생시킨다. 블록 액세스 어드레스 발생 회로는 블록단위로 배열되는 화상 데이타에 대응하여 적어도 1블록을 컬럼 방향으로 이산적으로 액세스하는 컬럼 어드레스 및 1블륵의 액세스가 완료하기까지 동일한 로우 라인을 액세스하는 로우 어드레스로 이루어지는 블록 액세스 어드레스를 발생시킨다.

그리고 본 발명은, 적어도 1화면분의 화상 데이타를 기억하는 화상 메모리와, 상기 화상 메모리에 대해 화상 데이타를 1행마다 연속하는 라스터 단위 혹은 소정수의 행 및 열마다 연속하는 블록 단위로 액세스하는 메모리 제어 회로, 상기 메모리 제어 회로가 상기 화상 메모리에 대해 액세스하기 위한 라스터 액세스 어드레스를 발생하는 라스터 액세스 어드레스 발생 회로, 상기 메모리 제어 회로가 상기 화상 메모리에 대해 블록 단위로 액세스하기 위한 블록 액세스 어드레스를 발생하는 블록 액세스 어드레스 발생 회로, 상기 라스터 액세스 어드레스 발생 회로로부터의 라스터 액세스 어드레스 및 상기 블록 액세스 어드레스 발생 회로로부터의 블록 액세스 어드레스를 받고, 두 어드레스의 차가 소정의 값 이하로 되었을 때 상기 메모리 제어 회로에 대해서 액세스를 중단시키는 대기 신호를 발생하는 어드레스 비교회로를 구비한 것을 요지로 한다.

본 발명에 따르면, 화상 메모리에는 적어도 1화면분의 화상 데이타가 기억된다. 그 화상 메모리에 대해 메모리 제어 회로로서 화상 데이타가 1행마다 연속하는 라스터 단위 혹은 소정수의 행 및 열마다 연속하는 블록 단위로 액세스된다. 라스터 액세스 어드레스 발생 회로로서 메모리 제어 회로가 화상 메모리에 대해 라스터 단위로 액세스하기 위한 라스터 액세스 어드레스가 발생되고, 블록 액세스 어드레스 발생 회로로서 메모리 제어 회로가 화상 메모리에 대해 블록 단위로 액세스하기 위한 블록 액세스 어드레스가 발생된다. 두 액세스 어드레스 발생 회로로부터의 라스터 액세스 어드레스 및 블록 액세스 어드레스는 비교 회로로 입력되고, 두 어드레스의 차가 소정의 값 이하로 되었을 때 메모리 제어 회로에 대해서 액세스를 중단시키는 대기 신호가 발생된다.

또한, 본 발명은 적어도 1화면분의 화상 데이타를 기억하는 화상 메모리에 대해서, 상기 화상 데이타를 1행마다 연속하는 라스터 단위 또는 소정수의 행 및 열마다 연속하는 블록 단위로 기입하고, 기입한 상기 화상 데이타를 기입시의 입력 단위와는 다른 단위로 판독하는 화상 메모리의 매정 방법에 있어서, 라스터 단위로 배열되는 상기 화상 데이타에 대해서는 블록 단위의 배열 행수의 정수배인 라스터수를 컬럼 방향으로 액세스함과 동시에, 각 라스터를 블록 단위의 배열 별수의 정수배인 컬럼수마다 개행하여 복수의 로우 라인으로 액세스하고, 블록 단위로 배열되는 상기 화상 데이타에 대해서는 적어도 1블록을 컬럼 방향으로 이산적으로 액세스함과 동시에 1블륵의 액세스가 완료하기까지 동일한 로우 라인을 액세스하도록 했다.

본 발명에 따르면, 화상 메모리에 라스터 단위로 배열된 화상 데이타에 대해서는, 블록 단위의 배열 행수의 절수배인 라스터수가 컬럼 방향으로 액세스됨과 동시에, 각 라스터를 블록 단위의 배열 열수의 정수배인 컬럼 수마다 개행하여 복수의 로우 라인이 액세스된다. 화상 메모리에 블록 단위로 배열된 화상 데이타에 대해서는 적어도 1블록이 컬럼 방향으로 이산적으로 액세스됨과 동시에 1블록의 액세스가 완료하기까지 동일한 로우 라인이 액세스된다.

(제1 실시예)

도2에 도시하는 바와 같이, 화상 처리 장치(1)에는 입력 장치(2), 표시 장치(3) 및 기억 장치(4)가 접속되어 있다. 입력 장치(2)는, 도6에 도시하는 바와 같이 칼라 정지 화상 등의 자연 화상(G1)을 취입하고, 그 화상(G1)을 복수의 화소(G2)로 분할한다. 그리고, 입력 장치(2)는 분할한 각 화소(G2)의 데이타를 입력 화상 데이타(D1)로서 화상 처리 장치(1)로 출력한다.

화상 처리 장치(1)는 소정의 방식(본 실시예에서는 JPEG 방식)에 기초하여 화상 데이타의 압축 · 신장을 행하기 위한 것이다. 화상 처리 장치(1)는 CCD 카메라 등으로 이루어지는 입력 장치(2)로부터 입력한 입력 화상 데이타(D1)를 JPEG 알고리즘에 따라 압축하고, 그 압축한 화상 데이타(D2)를 자기 디스크 장치 등으로 이루어지는 기억 장치(4)로 출력하여 그 기억 장치(4)에 기억시킨다. 또한, 화상 처리장치(1)는 기억 장치(4)에 기억된 압축 화상 데이타(D2)를 판독하여 그 압축 화상 데이타(D2)를 JPEG 알고리즘에 따라 신장해 신장 화상 데이타(D3)로서 CRT 등으로 이루어지는 표시 장치(3)로 출력하고, 그 표시 장치(3)는 화상을 복원한다.

또한, 화상 처리 장치(1)에는 화상 메모리(5)가 접속되어 있다. 화상 메모리(5)는 1화면분의 화상(G)을 구성파는 각 화소(G2)를 기억하기에 충분한 용량의 DRAM으로 이루어지고, 고속 페이지 모드로서의 동작이 가능하다. 화상 처리 장치(1)는 화상 메모리(5)를 이용해 차상 데이타의 라스터 블록 변환을 행함과 동시에, JPEG 알고리즘에 따라 압축 신장 처리를 행한다. 즉, 화상 처리 장치(1)는 기록시에는 입력 장치(2)로부터 입력한 입력 화상 데이타(D1)를 라스터 단위로 화상 메로리(5)로 일단 기억시킴과 동시에, 화상 메모리(5)에 기억된 입력 화상 데이타(D1)를 소정의 화소수, 예를 들어 8×8 화소의 블록 단위로 판독하고, JPEG 알고리즘에 따라 압축 처리한 후 압축 화상 데이타(D2)로서 기억 장치(4)에 기억시킨다.

여기서, 화상 메모리(5)에 대해서는 라스터 단위의 입력 화상 데이타(D1)가 판독하는 블록 단위를 구성하는 수평 방향의 화소수의 정수배인 수로 되돌려 기억된다. 게다가, 화상 메모리(5)의 각 로우 라인은 판독하는 블록 단위를 구성하는 수직 방향의 화소수의 정수배인 수로 균등하게 구분되고, 각 분할 영역에 라스터 단위의 입력 화상 데이타가 기억된다. 예를 들어, 화상 메모리(5)가 12 컬럼으로 구성될 때 각 로우 라인이 64 컬럼마다 8개의 영역으로 분할되고, 각 분할 영역에 라스터 단위의 입력 화상 데이타(D1)가 64개마다 되돌려 기억되게 된다.

또한, 동화상의 재생시에는, 화상 처리 장치(1)는 기억 장치(4)로부터 판독한 압축 화상 데이타(D2)를 JPEG 알고리즘에 따라 신장 처리하고, 신장 화상 데이타(D3)를 블록 단위로서 화상 메로리(5)에 일단 기억시킨 후 라스터 단위로 판독하여 표시 장치(3)에 표시한다. 여기서, 화상 메모리(5)에 대해서는 기억시와는 역으로 블록 단위의 신장 화상 데이타(D3)가 균등하게 분할된 각 로우 라인의 분할 영역에 각각 이산하여 기억된다.

또, 화상 처리 장치(1)는 화상 메모리(5)를 고속 페이지 모드로 동작시킴과 동시에, 라스터 단위의 화상 데이타(입력 화상 데이타(D1), 신장 화상 데이타(D3))와 블록 단위의 화상 데이타를 인터리브(interleave)하여 액세스한다. 고속 페이지 모드를 이용함으로써, 화상 처리 장치(1)는 연속하여 입력 화상 데이타(D1)의 입력 또는 연속하여 신장 화상 데이타(D3)를 출력할 수 있다. 또한, 인터리브함으로써, 화상 처리 장치(1)는 입력 화상 데이타(D1)의 입력 또는 신장 화상 데이타(D3)의 출력과, 압축 화상 데이타(D2)의 입출력을 동시에 행할 수 있다.

다음에, 화상 처리 장치(1)리 구성을 상세히 서술한다. 화상 처리 장치(1)는 입출력 제어 회로(11), 버퍼 메모리(12), 메모리 제어기(13), 버퍼 메모리(14), JPEG 코덱(15), 라스터 액세스 어드레스 발생 회로(16) 및 블록 액세스 어드레스 발생 회로(17)로서 구성되어 있다.

동화상을 기록할 경우, 입력 장치(2)로부터 입력된 입력 화상 데이타(D1)는 입출력 제어 회로(11), 버퍼 메모리(12), 메모리 제어기(13)를 통해 라스터 단위로 화상 메모리(5)에 기억된다. 그 화상 메모리(5)에 기억된 화상 데이타(D1)는 블록 단위로 판독되고, 메모리 제어기(13) 및 버퍼 메모리(14)를 통해 JPEG 코덱(15)으로 취입되며, 압축된 압축 화상 데이타(D2)로서 기억 장치(4)로 출력된다. 동화상을 재생할 경우, 기억 장치(4)로부터 판독된 압축 화상 데이타(D2)는 JPEG코덱(15)으로서 신장되고, 블록 단위로 버퍼 메모리(14) 및 메모리 제어기(13)를 통해 화상 메모리(5)에 기억된다. 또한, 화상 메모리(5)에 기억된 화상 데이타(D3)는 라스터 단위로 판독되고, 메모리 제어기(13), 버퍼 메모리(12) 및 입출력 제어 회로(11)를 통해 신장 화상 데이타(D3)로서 표시 광치(3)로 출력된다. 라스터 액세스 어드레스 발생회로(이하, 단순히 라스터 어드레스 회로라고 함 ; 16)는 화상 메모리(15)에 대해서 입력 화상 데이타(D1) 또는 신장 화상 데이타(D3)를 라스터 단위로 액세스할 경우의 라스터 어드레스(RAD)를 발생시키기 위한 회로이다. 라스터 어드레스 회로(16)는 액세스 할 화소(G2)의 좌표값(x, y)에 기초하여 라스터 어드레스(RAD)를 발생시키고, 메모리 제어기(13)로 출력한다. 그리고, 메모리 제어기(13)는 입력한 어드레스(RAD)에 기초하여 라스터 단위로 화상 메모리(5)로 기억된 화상 데이타(D1, D3)를 액세스한다.

블록 액세스 어드레스 발생 회로(이하, 단순히 블록 어드레스 회로라 함 ; 17)는 화상 메모리(5)에 대해서 입력 화상 데이타(Dl) 또는 신장 화상 데이타(D3)를 블록 단위로 액세스할 경우의 블록 어드레스(BAD)를 발생시키기 위한 회로이다. 블록 어드레스 회로(17)는 1화면분의 화상 데이타(D1, D2)에 있어서 액세스할 화소(G2)가 포함되는 블록의 위치와, 고 블록내에서의 화소(G2)의 위치에 기초하여 어드레스(BAD)를 발생시키고, 메모리 제어기(13)로 출력한다. 그리고, 메모리 제어기(13)는 입력한 어드레스(BAD)에 기초하여 블록 단위로서 화상 메모리(5)에 기억된 화상 데이타(D1, D3)를 액세스한다.

다음에, 라스터 액세스 회로(16)의 동작을 도3의 플로우챠트에 따라 설명한다. 여기서는, 도6과 마찬가지로, 화상 데이타(D1, D3)가 640×480 화소로 구성되고, 이 화상 데이타(D1, D3)를 8×8 화소의 블륵 단위로 처리할 경우를 도시한다.

라스터 어드레스 회로(16)는 액세스할 화소(G2)의 좌표값(x, y)에 기초하여 라스터 어드레스(RAD)를 발생시킨다. 이 때, 라스터 어드레스 회로(16)는 화상 데이타(D1, D3)를 구성할 각 라인(1,0∼L479)을 액세스하기 위한 라인 어드레스(RAa, CAa)와, 각 라인(L0∼L479)을 각과 구성할 화소(G2)를 액세스하기 위한 화소 어드레스(RAb, CAb)를 발생시킨다. 그리고, 라스터 어드레스 회로(16)는 발생시킨 라인 어드레스(RAa, CAa)와 화소 어드레스(RAb, CAb)를 가산하여 라스터 어드레스(RAD ; RA, CA)로서 메모리 제어기(13)로 출력한다.

즉, 단계(이하, 단순히 S라 함 ; 1)에 있어서, 라스터 어드레스 회로(16)는 초기값으로서 로우 어드레스(RAa, RAb), 컬럼 어드레스(CAa, CAb)를 클리어(=0)로 한다. 또한, 최초에 기입하는 라인(L0)에 대응하여 좌표값(y)을 클리어(=0)로 한다.

다음에, S2에 있어서, 라스터 어드레스 회로(16)는 좌표값(y)에 기초하여 1화면분의 화상 데이타(D1, D3)의 어드레스(RAD)를 발생시켰는가의 여부를 판단한다. 1화면분의 좌표값(y)은 「0」∼「479」까지이고, 좌표값 y<480일 때에는, 또한 1화면분의 화상 데이타(D1, D3)를 처리중이라고 판단하여 처리를 단속한다.

다음에, S3에 있어서, 좌표값(x)을 클리어한 후, S4에 있어서 좌표값(x)에 기초하여 1라인분의 화소(G2)의 어드레스(RAD)를 발생시켰는가의 여부를 판단한다. 1라인분의 좌표값(x)은 「0」∼「639」까지이고, 좌표값 x<640일 때에는, 또한 1라인분의 어드레스(RAD)를 발생시키고 있지 않다고 판단한다. 그 경우, 이어서 S5에 있어서 그 때의 어드레스(RAD)를 발생시킨다. 이 때, 라스터 어드레스 회로(16)는 로우 어드레스(RAa)와 로우 어드레스(RAb)를 가산시켜 로우 어드레스(RA)로 한다. 또한, 컬럼 어드레스(CAa)와 컬럼 어드레스(CAb)를 가산시켜 컬럼 어드레스(CA)로 한다. 또한, 도3에 있어서 n은 자연수이다.

S6∼S10에 있어서, 라스터 어드레스 회로(16)는 1라인분의 데이타에 대응하여 각 화소(G2)의 좌표값(X)이 「1」 씩 증가할 때(S10)마다 컬럼 어드레스(CAb)를 「1」 씩 증가함(S7)과 동시에 64개의 화소(G2)의 데이타에 대응하는 라스터 어드레스(RAD)를 발생시키면(S6), 컬럼 어드레스(CAb)를 클리어(S8)해 로우 어드레스 (RAb)를 「1」 가산(S9)한다. 따라서, 동일한 로우 어드레스(RAb)에 대해서 컬럼 어드레스(CAb)는 「0」∼「63」 까지 발생한다. 그리고, S4에 있어서, 라스터 어드레스 회로(16)는 좌표값 x=640로 되기까지 S5∼S10을 반복하고, 로우 어드레스 (RAb)를 「0」∼「9」 까지 변화시켜 1라인분의 데이타의 라스터 어드레스(RAD)를 발생시킨다.

다음에, S11∼S16에 있어서 라스터 어드레스 회로(16)는 1화면분의 화상 데이타에 대응하고, 각 라인의 좌표값(Y)이 「1」 씩 증가할 때(S16)마다 컬럼 어드레스(CAa)를 「64」 씩 가산함(S11)과 동시에, 8 라인분의 화상 데이타에 대응한 라스터 어드레스(RAD)를 발생시키면(213), 로우 어드레스(RAa)를 「0」 가산해 (S14) 컬럼 어드레스(CAa)를 클리어(S15)한다. 따라서, 컬럼 어드레스 방향으로 8 라인분의 화소(G2)에 대응한 라스터 어드헤스(RAD)가 발생한다. 그리고, S2에 있어서 라스터 어드레스 회로(16)는 좌표값 y=480로 되기까지 S3∼S16을 반복하고, 1화면분의 화상 태이타의 라스터 어드레스(RAD)를 발생시킨다.

상기와 같이 발생된 라스터 어드레스(RAD)에 의한 화상 데이타(D1, D3)의 액세스를 도6∼도8에 따라 설명한다.

도6에 도시하는 바와 같이, 입력 장치(2)에 취입된 화상(G1)은 각 화소(G2)의 좌표값을 행방향(도면에 있어서 황방향)의 좌표값(x)과, 열방향(도면에 있어서 종방향)의 좌표값(y)으로서 p(x, y)로 표시하면, 화소(p(0, 0))∼화소(p(639, 479))로 표시된다.

입력 장치(2)는, 먼저 1행째의 라인(L0)을 구성하는 화소(p(0, 0))로부터 차례로 행방향의 화소(p(0, 0)), 화소(p(2, 0)), …로 출력하고, 화소(p(639, 0))를 출력하면, 다음에 2행째의 라인(L1)을 구성하는 화소(p(0,1))로부터 차례로 출력한다. 그리고, 최후의 480행개의 라인(L479)을 구성하는 화소(p(639, 479))를 출력하면, 입력 장치(2)는 이어서 다음 화면의 화소(p(0, 0))로부터 차레로 출력한다.

화상 처리 장치(1)의 라스터 어드레스 회로(16)는, 입력 화상 데이타(D1)를 구성하는 각 라인(L0∼L479)의 데이타를 도3에 도시하는 플로우챠트에 따라 라스터 어드레스(RAD)를 발생시켜 화상 메모리(5)에 저장한다. 그러면, 도7에 도시하는 바와 같이, 1화면분의 화상 데이타(D1, D3)를 구성하는 각 라인(L0∼L479)은 64개 단위로 되돌려 8라인분씩 컬럼 어드레스(CA) 방향으로 나란히 되어 저장된다. 또한, 도8에 도시하는 바와 같이 1라인분의 화소(C2)의 데이타는 동일한 로우 어드레스 (RA)에 각각 64개(=512/8) 화소의 화상 데이타가 기억된다. 그리고, 1라인분은 640개의 화소(G2)로서 구성되기 때문에, 로우 어드레스(RA)는 10행(=640/64)으로 화상 데이타(D1)기억된다.

그리고, 컬럼 어드레스 방향으로 저장되는 라인 수는 액세스되는 블록 단위를 구성하는 수직 방향의 화소수의 정수배로 설정된다. 또한, 1라인분의 화상 데이타중, 동일한 로우 어드레스에 저장되는 화소수는 액세스되는 블록 단위를 구성하는 수평 방향의 화소수의 정수배로 설정된다.

예를 들어, 8행째의 라인(L7)의 경우, 로우 어드레스(RAO)에는 화소(p(0, 7))∼화소(p(63, 7))까지가 기억되고, 로우 어드레스(RA1)에는 화소(p(64, 7))∼화소(p(127, 7))가 기억된다. 그리고, 라인(L7)은 640개의 화소(p(0, 7)∼p(639, 7))로 구성되기 때문에, 라인(L7)은 로우 어드레스(RA0∼RA9)까지로 저장된다. 단, 컬럼 어드레스(CA)는 CA448∼CA511로 된다.

이상과 같이, 컬럼 어드레스(CA0∼CA63)에는 로우 어드레스(RA0)에 라인(L0)의 화소(p(0,0))∼화소(p(63, 0))까지가 저장되고, 로우 어드레스(RA1)에 라인(L0)의 화소(p(64,0))∼화소(p(127,0))가 기억된다. 또한, 컬럼 어드레스(CA64∼CAl27)에는 로우 어드레스(RA0)에 라인(L1)의 화소(p(0, 1))∼화소(p(63, 1))까지가 저장되고, 로우 어드레스(RA1)에 라인(L1)의 화소(p(64, 1))∼화소(p(127, 1))가 기억된다. 따라서, 동일한 로우 어드레스(RA0)에는 라인(L0∼L7)까지의 대응하는 64개 화소의 화상 데이타(도6에 있어서 왼쪽으로부터 64개씩)가 기억된다. 즉, 라인(L0∼L7)의 화소의 데이타는 1블록으로 되는 64개의 화소(G2)의 화상 데이타가 동일한 로우 어드레스에 기입되게 된다. 따라서, 화상 메모리(5)가 고속 페이지 모드로 동작할 경우, 64개의 화상 데이타(G2)가 페이지 아웃을 발생시키는 일 없이 액세스된다.

단, 화상 메모리(5)에 기입된 화상 데이타(D3)를 라스터 단위로 판독할 경우에는 라스터 어드레스 회로(16)는, 상기와 마찬가지로 로우 어드레스(RA)와 컬럼 어드레스(CA)로 이루어지는 라스터 어드레스(RAD)를 발생시킨다 그 때문에, 메모리 제어기(13)는 라스터 단위의 64개 화소(G2)의 데이타에 있어서 페이지 아웃을 발생시키는 일 없이 판독할 수 있다. 즉, 페이지 아웃이 발생하는 빈도가 저감하고, 고속 액세스가 가능하게 된다.

그런고로, 라스터 단위의 화상 데이타를 일단 기억하는 버퍼 메모리(12)의 용량은 화상 메모리(5)의 화상 데이타(D1, D3)를 액세스할 때 페이지 아웃이 발생하는 화소수(64 화소)에 대응하여 설정되어 있다. 그러나, 종래의 매핑 방법에서는 화상데이타(51)의 1라인분의 화소마다 페이지 아웃이 발생한다. 그 때문에, 종래의 화상 처리 장치는 고속 페이지 모드를 이용해 고속으로 액세스하기 위해, 1라인분의 데이타를 액세스하기 위해 그 1라인분에 대응한 대용량의 버퍼 메모리가 필요로되기 때문에 장치가 대규모화 한다. 그 때문에, 본 실시예의 화상 처리 장치(1)에서는 종래와 같이 1라인분의 화소에 대응한 용량은 필요없기 때문에 버퍼 메모리의 용량을 종래에 비해 적게 할 수 있다.

다음에, 블록 어드레스 회로(17)의 동작을 도4의 플로우챠트에 따라 설명한다. 여기서도 라스터 액세스 회로(16)와 마찬가지로, 화상 데이타(D1, D3)가 640×480 화소로 구성되고, 이 화상 데이타(D1, D3)를 8×8 화소의 블록으로 처리할 경우를 도시한다.

블록 어드레스 회로(17)는 액세스하는 블록의 위치(p) 및 그 블록내의 화소의 위치(q)에 기초하여 블록 어드레스(BAD)를 발생시킨다. 블록 위치(p)는 도6에 도시하는 화상(G1)의 왼쪽 위로부터 횡방향 및 종방향으로 8×8 화소의 블록에 순차적으로 붙인 순차 번호이다. 예를 들어, 640×480 화소의 화상 데이타의 경우, 4800개의 블록 단위로서 액세스되고, 블록 위치(p)는 「0」∼「4799」 의 값으로 된다. 또한, 화소 위치(q)는 8×8 화소의 각 블록의 왼쪽 위로부터 횡방항 및 종방향으로 1 화소에 붙인 순차 번호로, 「0」∼「63」 의 값으로 된다.

이 때, 블록 어드레스 회로(17)는 1화면분의 화상(G1)을 구성하는 각 블록을 액세스하기 위한 위치 어드레스(RAa, CAa)와, 각 블록을 각각 구성하는 각 라인에 대응한 8 화소 단위의 화소 어드레스(RAb, CAb), 각 라인에서의 화소(G2)를 액세스할 화소 위치에 대응한 컬럼 어드레스(CAc)를 발생시킨다. 그리고, 블록 어드레스회로(17)는 발생시킨 라인 어드레스(RAa, CAa)와 화소 어드레스(RAb, CAb), 컬럼 어드레스(CAc)를 가산하여 블록 어드레스(BAD ; RA, CA)로서 메모리 제어기(13)로 출력한다.

즉, 단계(이하, 단순히 S라 함 ; 21)에 있어서, 블록 어드레스 회로(17)는 초기값으로서 로우 어드레스(RAa, RAb), 컬럼 어드레스(CAa, CAb, CAc)를 클리어(=0)로 한다. 또한, 최초에 액세스할 블록에 대응하여 블록 위치(p)를 블리어(=0)로 한다.

다음에, S22에 있어서 블록 머드레스 회로(17)는 블록 위치(p)에 기초하여 1화면분의 화상 데이타(D1, D2)에 대한 어드레스(BAD)를 발생시켰는가의 여부를 판단한다. 1화면분의 블록 위치(p)는 「0」∼「4799」 까지이고, 블록 위치 p<4800일 메에는, 또한 1화면분의 화상 데이타(D1, D3)를 처리중이라고 판단하여 처리를 단속한다.

다음에, S23에 있어서 화소 위치(q)를 클리어한다. 즉, S24에 있어서 화소위치(q)에 기초하여 1블록분의 화소(G2)에 대한 어드레스(BAD)를 발생시켰는지의 여부를 판단한다. 1블록분의 화소 위치(q)는 「0」∼「63」 까지이고, 화소 위치 q<64일 때에는, 또한 1블록분의 어드레스(BAD)를 발생시키지 않는다고 판단한다. 그 때문에, S25에 있어서 그 때의 어드레스(BAD)를 발생시킨다. 이 때, 블록 어드레스 회로(17)는 로우 어드레스(RAa)와 로우 어드레스(RAb)를 가산시켜 로우 어드레스(RA)로 한다. 또한, 컬럼 어드레스(CAa)와 컬럼 어드레스(CAb)와 컬럼 어드레스(CAc)를 가산시켜 컬럼 어드레스(CA)로 한다. 또한, 도4에 있어서 n은 자연수이다.

S26∼S30에 있어서, 블록 어드레스 회로(17)는 1블록분의 데이타에 대응하여 각 화소(G2)의 화소 위치(q)가 「1」 씩 증가할 때(S30)마다 컬럼 어드레스(CAc)를 「1」 씩 가산함(S27)과 동시에, 8개의 화소(G2)의 데이타에 대한 블록 어드레스 (BAD)를 발생시키면(S26), 컬럼 퍼드레스(CAb)를 「64」 가산해(S28) 컬럼 어드레스(CAc)를 클리어한다(S29). 이 때, 로우 어드레스(RAa, RAb)는 변화하고 있지 않다. 따라서, 동일한 로우 어드레스(RAa, RAb)에 있어서 1블록분의 컬럼 어드레스 (CAa, CAb, CAc)가 발생한다. 그리고, S24에 있어서 블록 어드레스 회로(17)는 블록내의 화소 위치 q=64로 되기까지 S24∼S30을 반복함으로써 1블록분의 화상 데이타(D1, D3)의 블륵 어드레스(BAD)를 발생시킨다.

다음에, S31∼S39에 있어서 블록 어드레스 회로(17)는 8블록분의 블록 어드레스(BAD)를 발생시키기(S32)까지의 사이, 컬럼 어드레스(CAa)를 「8」 씩 가산한다(S38). 이 때, 로우 어드레스(RAa, RAb)는 변화하고 있지 않다. 따라서, 동일한 로우 어드레스(RAa, RAb)에 있어서 8블록분의 컬럼 어드레스(CAa, CAb, Cac)가 발생한다. 그리고, 8블록분의 블록 어드레스(BAD)를 발생시키면, 다음의 8블록분의 화상 데이타에 데한 블록 어드레스(BAD)를 발생시키기 위해 컬럼 어드레스(CAa)를 클리어(S33)한다.

또한, 블록 어드레스 회로(17)는 블록을 구성하는 8 라인분의 전체의 화소 (G2)의 데이타에 대한 블록 어드레스(BAD)를 발생시키기(S34)까지의 사이, 로우 어드레스(RAS)를 「1」 씩 가산(S35)한다. 1라인이 640 화소이기 때문에 8 라인분의 화상 데이타는 80 블록으로 된다. 그리고, 8 라인분의 데이타 전체에 대해서 블록 어드레스(BAD)를 발생시키면 다음의 8 라인분의 화상 데이타에 대한 블록 어드레스(BAD)를 발생시키기 위해 로우 어드레스(RAa)를 「10」 가산(S36)해 로우 어드레스(RAb)를 클리어(S37)한다. 그리고, S22에 있어서 블록 어드레스 회로(17)는 블록위치 p=4800으로 되기까지 S22∼S39를 반복하기 때문에 1화면분의 화상 데이타의 블록 어드레스(BAD)를 발생시킨다.

상기와 같이 발생된 블록 어드레스(BAD)에 의한 화상 데이타(D1, D3)의 액세스를 도9에 따라 설명한다.

도9에 도시하는 바와 같이, 블록 단위로서의 판독은 8×8 화소의 단위로 행하여진다. 예를 들어, 도6의 점선으로 둘러싸인 화상에 대한 블록(B1)을 판독할 경우, 라인(L0)의 화소 p(0, 0)∼p(7, 0))로부터 라인(17)의 화소 p(0, 7)∼p(7, 7)까지가 1회에 액세스된다. 라인(L0)의 화소(p(0,0)∼p(7,0))는 로우 어드레스(RA0)로 컬럼 어드레스(CA0∼CA7)에 저장되어 있다. 그리고, 라인(L7)의 화소 p(0, 7)∼p(7, 7)는 로우 어드레스(RA0)로 컬럼 어드레스(CA448∼CA455)에 저장되어 있다. 즉, 블록(B1)을 구성하는 라인(L0∼L7)의 화소(P(i,j)[i=0∼7, j=0∼7])는 동일한 로우 어드레스(RA0)내의 컬럼 어드레스(CA64j+i)에 기억되어 있게 된다. 따라서, 메모리 제어기(13)는 하나의 블록을 구성하는 8×8 화소의 화상 데이타를 고속 페이지 모드로 액세스해도 페이지 아웃은 발생하지 않는다. 그 결과, 화상 처리 장치(1)는 화상 메모리(5)에 기억한 입력 화상 데이타(D1)를 블록 단위로 고속 페이지 모드를 이용해 액세스할 경우에 페이지 아웃이 발생하지 않기 때문에 종래에 비해 고속으로 액세스할 수 있다.

단, 화상 메모리(5)에 대해 압축 화상 데이타(D2)를 블록 단위로 기입할 경우에는 블록 어드레스 회로(17)는 상기와 마찬가지로 로우 어드레스(RA)와 컬럼 어드레스(CA)로 이루어지는 블록 어드레스(BAD)를 발생시킨다. 그 때문에, 메모리 제어기(13)는 화상 데이타(D3)를 블록 단위로 페이지 아웃을 발생시키는 일 없이 기입할 수 있다.

(제2 실시예)

도5에 도시하는 바와 같이, 화상 처리 장치(1)에는 입력 장치(2), 표시장치(3) 및 기억 장치(4)가 접속되어 있다. 도6에 도시하는 바와 같이, 입력 장치(2)는 칼라 정지 화상 등의 화상 (G1)을 취입하고, 그 화상(G1)을 복수의 화소(G2)로 분할한다. 그리고, 입력 장치(2)는 분할한 각 화소(G2)의 데이타를 입력 화상 데이타(D1)로서 화상 처리 장치(1)로 출력한다.

화상 처리 장치(1)는 소정의 방식(본 실시예에서는 JPEG 방식)에 기초하여 화상 데이타의 압축 ·신장을 행하기 위한 것으로, 기본적인 기능 및 동작은 도2에 도시하는 제1 실시예의 화상 처리 장치(1)와 동일하다.

이 화상 처리 장치(1)는 입출력 제어 회로(11), 버퍼 메모리(12), 메모리 제어기(13), 버퍼 메모리(14), JPEG 코덱(15), 라스터 액세스 어드레스 발생 회로(16), 블록 액세스 어드레스 발생 회로(17) 및 액세스 비교 회로(18)로서 구성되어 있다. 이들 각 부분은 어드레스 비교 회로(18)를 제외하고 도2에 도시하는 제1 실시예의 화상 처리 장치와 동일하고, 설명은 생략한다.

어드레스 비교 회로(18)는 두 어드레스 회로(16, 17)로부터의 라스터 어드레스(RAD) 및 블록 어드레스(BAD)를 입력하고, 두 어드레스(RAD, BAD)를 비교한다. 그리고, 어드레스 비교 회로(18)는 그 비교 결과에 기초하여 블록 어드레스(BAD)가 라스터 어드레스(RAD)를 추월하도록 할 경우에 액티브(예를 들어 H 레벨)인 대기 신호(WS)를 메모리 제어기(13) 및 JPEG 코덱(15)으로 출력한다. 또한, 어드레스 비교 회로(18)는 블록 어드레스(BAD)가 라스터 어드레스(RAD)를 추월하지 않을 경우에 L 레벨의 대기 신호(WS)를 메모리 제어기(13) 및 JPEG 코덱(15)으로 출력한다.

메모리 제어기(13)는 대기 신호(WS)가 L 레벨일 경우, 두 어드레스 회로(16,17)로부터 입력한 어드레스(RAD, BAD)에 기초하여 화상 메모리(5)를 액세스한다. 한편, 메모리 제어기(13)는 대기 신호(WS)가 H 레벨일 경우, 화상 메모리(5)에 대해서 라스터 어드레스 회로(16)로부퍼 입력한 라스터 어드레스(RAD)에 기초한 라스터 단위의 액세스만을 행하고, 블록 단위에서는 액세스하지 않는다. 따라서, 화상 메모리(5)는 대기 신호(WS)가 H 레벨인 경우, 즉 블록 어드레스(BAD)가 라스터 어드레스(RAD)를 추월하도록 할 경우에 라스터 단위의 액세스, 즉 입력 화상 데이타 (D1)의 기입 또는 신장 화상 데이타(S2)의 판독만이 행하여진다.

JPEG 코덱(15)은 대기 신호(WS)가 L 레벨일 경우에는 압축 ·신장 동작을 실행하고, 대기 신호(WS)가 H 레벨일 경우에는 압축 신장 동작을 정지한다. 즉, JPEG 코덱(15)은 대기 신호(WS)가 L 레벨일 경우에 다음의 압축을 위해 버퍼 메모리(14)로부터 데이타의 독해를 정지하는 한편, 다음의 신장을 정지하도록 되어 있다.

다음에, 상기와 같이 구성된 화상 처리 장치(1')의 작용을 설명한다.

먼저, 라스터 어드레스(RAD)에 의한 화상 데이타(D1, D3)의 액세스를 도1에 따라 설명한다. 여기서는, 화상 데이타(D1, D3)가 640×480 화소로 구성되고, 이 화상 데이타(D1, D3)를 8×8 화소의 블록으로 처리하는 경우를 도시한다.

도6에 도시하는 바와 같이, 입력 장치(6)에 취입된 화상(G1)은 각 화소(G2)의 좌표값을 행방향(도면에 있어서 횡방향)의 좌표값(x)과, 열방향(도면에 있어서 종방향)와 좌표값(y)으로서 p(x,y)로 표시하면, 화소 p(0, 0)∼화소 p(639, 479)로 표시된다.

입력 장치(2)는, 먼저 1행째의 라인(L0)을 구성하는 화소(p(0, 0))로부터 차례로 행방향의 화소(P(1, 0)), 화소(p(2, 0)), …로 출력하고, 화소(p(639, 0))를 출력하면, 다음애 2행째의 라인(L1)을 구성하는 화소(p(0, 1))로부터 차례로 출력한다. 그리고, 최후의 480행째의 라인(L479)을 구성하는 화소(p(639, 479))를 출력하면, 입력 장치(2)는 이어서 다음 화면의 화소(p(0, 0))로부터 차례로 출력한다.

화상 처리 장치(1)의 라스터 어드레스 회로(16)는 입력 화상 데이타(D1)를 구성하는 각 라인(L0∼L479)의 데이타를, 그들 라인(L0∼L479)을 구성하는 각 화소(G2)의 좌표값에 기초하여 라스티 어드레스(RAD)를 발생시켜 화상 메모리(5)에 저장한다. 그러면, 도11에 도시하는 바와 같이 1화면분의 화상 데이타(D1, D3)를 구성하는 각 라인(L0∼L479)은 64개 단위로 개행되어 8라인분씩 컬럼 어드레스(CA) 방향으로 나란하게 저장된다. 또한, 도8에 도시하는 바와 같이 1라인분의 화소(G2)의 데이타는 동일한 로우 어드레스(RA)에 각각 64개(=512/8)의 화소의 화상 데이타가 기억된다. 그리고, 1라인분은 640개의 화소(G2)로서 구성됨으로써 로우 어드레스(RA)는 10행(=640/64)으로 화상 데이타(D1)가 기억된다.

그리고, 컬럼 어드레스 방향으로 저장되는 라인 수는 액세스되는 블록 단위를 구성하는 수직 방향의 화소수의 정수배로 설정된다. 또한, 1라인분의 화상 데이타중, 동일한 로우 어드레스에 저장되는 화소수는 액세스되는 블록 단위를 구성하는 수평 방향의 화소수의 정수배로 설정된다.

예를 들어, 8행제의 라인(L7)일 경우, 로우 어드레스(RA0)에는 화소(p(0, 7))∼화소(p(63, 7))까지가 저장되고, 로우 어드레스(RA1)에는 화소(p(64, 7))∼화소(p(127,7))가 기억된다. 그리고, 가인(L7)은 640개의 화소(p(0, 7))∼화소(p(639, 7))로 구성됨으로써, 라인(L7)은 로우 어드레스(RA0)∼로우 어드레스(RA9)까지 저장된다. 단, 컬럼 어드레스(CA)는 CA448∼CA511로 된다.

마찬가지로, 컬럼 어드레스(CA0∼CA63)에는 로우 어드레스(RA0)에 라인(L0)의 화소(p(0,0))∼화소(p(63,0))까지가 기억되고, 로우 어드레스(RA1)에 라인(L0)의 화소(p(64,7))∼화소(p(127,0))가 기억된다. 또한, 컬럼 어드레스(CA64∼CA127)에는 로우 어드레스(RA0)씩 라인(L0)의 화소(p(0,1))∼화소(p(63,1))까지가 저장되고, 로우 어드레스(RA1)에 라인(L1)의 화소(p(64,1))∼화소(p(127,1))가 기억된다. 따라서, 동일한 로우 어드레스(RA0)에는 라인(L0)∼라인(L7)까지의 대응하는 64개의 화소의 화상 데이타(도6에 있어서 왼쪽으로부터 64개씩)가 기억된다. 즉, 라인(L0∼L7)까지의 화상 데이타는 1블록으로 되는 64개의 화소(G2)의 데이타가 동일한 로우 어드레스로 기입되게 된다. 따라서, 화상 메모리(5)가 고속 페이지 모드로 동작할 경우, 64개(1블록분)의 화상 데이타(G2)가 페이지 아웃을 발생시키는 일 없이 액세스된다.

단, 화상 메모리(5)에 기입된 화상 데이타(D3)를 라스터 단위로 판독할 경우에는 라스터 어드레스 회로(16)는 상기와 마찬가지로 로우 어드레스(RA)와 컬럼 어드레스(CA)로 이루어지는 라스터 어드레스(RAD)를 발생시킨다. 그 때문에, 메모리 제어기(13)는 라스터 단위의 64개의 화소(G2)의 데이타에 있어서 페이지 아웃을 발생시키는 일 없이 판독할 수 있다. 즉, 페이지 아웃의 발생 빈도가 저하하게 되기 때문에 고속 액세스가 가능하게 된다.

다음에, 상기와 같이 발생된 블록 어드레스(BAD)에 의한 화상 데이타(D1,D3)의 액세스를 도9에 따라 설명한다. 여기서도, 라스터 어드레스(RAD)에 의한 화상 데이타(D1, D3)의 액세스를 마찬가지로, 화상 데이타(D1, D3)가 640×480 화소로 구성되고, 이 화상 데이타(D1, D3)를 8×8 화소의 블록 단위로 처리할 경우를 도시한다.

도9에 도시하는 바와 같이, 블록 단위로서의 판독은 8×8 화소 단위로 행하여진다. 예를 들어, 도6의 점선으고 들어싸인 화상에 대한 블록(B1)을 판독할 경우, 라인(L0)의 화소(p(0,0))∼화소(p(7,0))로부터 라인(L7)의 화소(p(0,7))∼화소 (p(7,7))까지가 1회에 액세스된다. 라인(L0)의 화소(p(0,0))∼화소(p(7,0))는 로우 어드레스(RA0)로 컬럼 어드레스(CA0∼CA7)에 저장되어 있다. 그리고, 라인(L7)화소 (P(0,7))∼화소(p(7,7))는 로우 어드레스(RA0)로 컬럼 어드레스(CA448∼CA455)에 저장되어 있다.

즉, 블록(B1)을 구성하는 라인(L0∼L7)의 화소(p(i,j)[i=0∼7, j=0∼7])는 동일한 로우 어드레스(RA0)의 컬럼 어드레스(CA64j+i)에 기억되어 있게 된다. 따라서, 메모리 제어기(13)는 하나의 블록을 구성하는 8×8 화소의 화상 데이타를 고속 페이지 모드로 액세스한 경우, 페이지 아웃은 발생하지 않는다. 그 결과, 화상 처리 장치(1)는 화상 메모리(5)에 기억한 입력 화상 데이타(D1)를 블록 단위로 고속 페이지 모드를 이용해 액세스할 경우에 페이지 아웃이 발생하지 않기 때문에, 종래에 비해 고속으로 액세스할 수 있다.

단, 화상 메모리(5)에 대해 압축 화상 데이타(D2)를 블록 단위로 기입할 경우에는, 블록 어드레스 회로(17)는 상기와 마찬가지로 로우 어드레스(RA)와 컬럼어드레스(CA)로 이루어지는 블록 어드레스(BAD)를 발생시킨다. 그 때문에, 메모리 제어기(13)는 화상 데이타(D3)를 블록 단위로서 페이지 아웃을 발생시키는 일 없이 기입할 수 있다.

어드레스 비교 회로(18)는 두 어드레스 회로(16, 17)로서 생성되는 라스터 어드레스(RAD)와 블록 어드레스(BAD)를 입력하고 각각 비교한다. 예를 들어, 도11에 도시하는 바와 같이, 라스터 어드레스(RAD)를 로우 어드레스(RAa)와 컬럼 어드레스(CAa), 블록 어드레스(BAD)글 로우 어드레스(RAb)와 컬럼 어드레스(CAb)로 한다. 그리고, 어드레스 비교 회로(18)는 로우 어드레스(RAa)와 로우 어드레스(RAb)를 비교하고, 로우 어드레스(RAa)를 로우 어드레스(RAb)가 추월할 경우에 H 레벨의 대기 신호(WS)를 출력한다.

그런고로, 화상 메모리(5)에 대해 블록 단위로 액세스할 경우, 예를 들어 도6에 점선으로 도시하는 바와 같이, 블록(B1)을 구성하는 8 라인분의 화소(G1)의 화상 데이타에 대해 액세스된다. 즉, 읽어내려고 하는 블록이 포함되는 8 라인분의 데이타가 필요로 된다. 한편, 화상 메모리(5)에 대해서 라스터 단위로 액세스할 경우에는 1 라인분의 데이타가 필요로 된다.

이 때문에, 화상 메모리(5)에 대해서 블록 단위로 액세스하고자 할 경우, 라스터 단위로 액세스할 데이타가, 적어도 블록 단위로서 액세스할 8 라인분보다도 앞의 라인을 구성하는 데이타를 액세스하고 있을 필요가 있다. 따라서, 어드레스 비교 회로(18)는 라스터 단위로 액세스 할 라인의 로우 어드레스중 각 라인의 선두의 로우 어드레스와, 블록 단위로 액세스하기 위한 로우 어드레스(RAb)가 일치할경우에 대기 신호(WS)를 액티브로 한다면 좋게 된다.

즉, 라스터 단위로 액세스할 라인의 선두를 나타내는 로우 어드레스를 RAL로 하면, 그 로우 어드레스(RAL)는 각각의 연산 결과의 정수 부분을 유효한 것으로서, RAL=(RAa/K)×K로 된다.(RAa를 K로 감산했을 때의 여분을 RAa로부터 뺀 값으로 된다.) 여기서, K는 1 라인분의 화상 데이타를 기입하기에 필요한 로우 어드레스(RA)의 어드레스 수이다. 이 어드레스 수는 1 라인분의 화상 데이타를 xmax(1 화면을 xmax×ymax로 분할한 경우)와, 1 라인분의 화상 데이타를 컬럼 어드레스 방향으로 저장하는 수를 n으로 한 경우, K=xmax/n으로 표시된다. 본 실시예에서는, 1 화면을 640×480 화소로 분할(도6 참조)하고, 1 라인분의 화상 데이타를 컬럼 어드레스 방향으로 64개(도8 참조) 저장하도록 하고 있어 K=640/64=10로 된다.

그리고, 어드레스 비교 회로(18)는 다음의 블록 어드레스(BAD)가 산출된 로우 어드레스(RAL)와 일치할 경우에 H 레벨의 대기 신호(WS)를 출력한다.

예를 들어, 도11에 도시하는 바와 같이, 메모리 제어기(13)는 화상 메모리 (5)에 대해 라스터 단위로 액세스하고 있는 데이타를 라인(L19)을 구성하는 화소 (G2a), 블록 단위로 액세스하고 있는 데이타를 라인(L11)을 구성하는 화소(G2b)로 한다. 그리고, 화소(G2a)의 라스터 어드레스(RAD(RAa,CAa))를 (24,255)로 하고, 화소(G2b)의 블록 어드레스(BAD(RAB,CAb))를 (14,192)로 한다.

그러면, 어드레스 비교 회로(18)는 화소(G2a)의 로우 어드레스(RAa(=24))에 기초하여 로우 어드레스(RAL=20(=(24/10)×10))를 연산하고, 이 로우 어드레스 (RAL)와 화소(G2b)의 로우 어드레스(RAb(=14))를 비교한다. 이 경우, 라스터 단위로 액세스할 라인의 선두 어드레스인 로우 어드레스(RAL)와, 블록 단위로 액세스하기 위한 로우 어드레스(RAb)가 일치하지 않기 때문에, 어드레스 비교 회로(18)는 L 레벨의 대기 신호(WS)를 출력한다.

JPEG 코덱(15)이 라인(L15)까지의 화소(G2)의 데이타 압축 ·신장을 종료한 경우, 다음에 블록 단위로서 액세스하는 것은 라인(L16∼L23)의 화소(G2)의 데이타이다. 그리고, 그 때의 블록 단위로서 액세스하기 위한 블록 어드레스(BAD(RAb, CAb))는 라인(L16)의 선두에 있는 화소(G2d)의 어드레스인 (20,0)로 된다. 이 때, 라스터 단위의 액세스는 라인(L23)까지 종료하고 있지 않은, 예를 들어 라인(L12)의 화소(G2c(23,480))에 대해 액세스하고 있도록 한다.

어드레스 비교 회로(18)는 하소(G2c)의 로우 어드레스(RAa(=23))에 기초하여 라인(L22)의 선두의 로우 어드레스인 로우 어드레스(RAL=20(=(23/10)×10))를 연산하고, 이 로우 어드레스(RAL)와 화소(G2b)의 로우 어드레스(RAB(=20))를 비교한다. 이 경우, 라스터 단위로 액세스하는 라인의 선두 어드레스인 로우 어드레스(RAL)와 블록 단위로 액세스하기 위한 로우 어드레스(RAb)가 일치하기 때문에 어드레스 비교 회로(18)는 H 레벨의 대기 신호(WS)를 출력한다.

이 때문에, 메모리 제어기(13)는 판독할 어드레스가 기입의 어드레스에 따랐을 때 화상 메모리(15)에 대해 블록 단위의 액세스를 정지하고, JPEG 코덱(15)은 압축 ·신장 동작을 정지한다. 그 결과, 라스터 단위로 액세스하기 위한 라스터 어드레스(RAD)를 블록 단위로서 액세스하기 위한 블록 어드레스(BAD)가 추월하는 일은 없기 때문에 압축 ·신장하는 화상에 노이즈가 들어가는 것을 방지할 수 있다.

그리고, 라스터 단위로 액세스하는 라인이 블록 단위로서 액세스하는 라인분을 넘으면(도11에 있어서 라인(L23)에 대해 라스터 단위로 액세스함), 어드레스 비교회로(18)는 다시 L 레벨의 대기 신호(WS)를 출력한다. 그러면, 메모리 제어기 (13)는 화상 메모리(15)에 대해 블록 단위의 액세스를 실행하고, JPEG 코덱(15)은 압축 ·신장 동작을 실행한다.

그런고로, 본 실시예에 있어서 JPEG 코덱(15)은 버퍼 메모리(14)의 상태(Fully/Empty)에 기초하여 압축 ·신장을 정지하도록 해도 된다. 즉, 화상의 압축시에 있어서 JPEG 코덱(15)은 버퍼 메모리(14)가 Full일 때만 데이타를 판독하여 압축해 출력한다. 또한, 화상의 신장시에 있어서 JPEG 코덱(15)은 버퍼 메모리(14)가 Empty일 때에 다음의 블록의 복원을 행하는 버퍼 메모리(14)에 저장하도록 한다. 이 구성으로서, 어드레스 비교 회로(18)는 메모리 제어기(13)의 동작 · 정지를 제어하는 것 뿐만 아니라 장치(1)의 구성을 간략화 할 수 있다.

또한, 도8 및 도11에 도시하는 바와 같은 매핑에 한정하지 않고, 다양한 매핑방범, 예를 들어 도6에 도시하는 화면(G1)의 이미지 그대로 매핑하여 화상 메모리로 액세스하는 화상 처리 장치로 구체화하여 실행해도 된다 그 때, 어드레스 비교 회로(18)는 매핑 방법에 대응하여 블록 어드레스(BAD)가 라스터 어드레스(RAD)를 추월하도록 할 때 대기 신호(WS)를 출력하도록 한다.

이상 서술한 바와 같이 본 발명에 의하면 이하의 효과를 크게 한다.

(1) 라스터 어드레스 회로(16)는 1 화면분 화소(G2)의 화상 데이타(D1, D3)를 각 화소(G2)의 좌표값에 대응하여 블록 단위로서 액세스되는 8 라인분을 컬럼 어드레스(CA) 방향으로 저장함과 동시에 8라인분마다 라스터 어드레스(RA) 방향으로 1 라인분의 화상 데이타를 64 화소마다 로우 어드레스(RA) 방향으로 액세스하도록 라스터 어드레스(RAD)를 발생시키도록 했다. 그 결과, 블록 어드레스 회로(17)는 블록 단위로서 액세스되는 각 화소의 블록 어드레스(BAD)를 동일한 로우 어드레스(RA)로서 발생시킨다. 그 결과, 메모리 제어기(13)가 1 블록을 구성할 화소(G2)의 데이타를 액세스할 경우에 페이지 아웃은 발생하지 않는다. 따라서, 블록 단위로서 액세스 할 경우에 페이지 아웃이 발생하지 않기 때문에, 블록 단위의 액세스를 종래에 비해 고속으로 행할 수 있다.

(2) 라스터 단위의 화상 데이타를 일단 기억하는 버퍼 메모리(12)의 내용을 화상 메모리(5)의 화상 데이타(D1, D3)를 액세스할 때 페이지 아웃이 발생하는 화소수에 대응한여 설정했다. 그 결과, 종래와 같이 1 라인분 화소에 대응한 용량은 필요 없고, 버퍼 메모리의 용량을 종래에 비해서 적게 할 수 있기 때문에 화상 처리 장치(1)가 대규모화 하는 것을 막을 수 있다.

(3) 화상 처리 장치(1)의 어드레스 비교 회로(18)는 화상 메모리(5)를 라스터 단위로 액세스하기 위한 라스터 어드레스(RAD)와 블록 단위로서 액세스하기 위한 블륵 어드레스(BAD)를 비교한다. 그리고, 블록 어드레스(BAD)가 라스터 어드레스(RAD)를 추월하도록 했을 경우 어드레스 비교 회로(18)는 H 레벨의 대기 신호(WS)를 출력한다. H 레벨의 대기 신호에 기초하여, 메모리 제어기(13)는 화상 메모리(5)에 대해 블록 단위의 액세스를 정지하고, JPEG 코덱(15)은 압축 ·신장동작을 정지한다. 그 결과, 블록 어드레스(BAD)가 라스터 어드레스(RAD)를 추월하지 않기 때문에 압축 ·신장하는 화상에 대해 노이즈가 들어오는 것을 방지할 수 있다.

(4) 라스터 어드레스 회로(L6)는 1 화면분 화소(G2)의 화상 데이타(D, D3)를 각 화소(G2)의 좌표값에 대응하여 블록 단위로 액세스되는 8 라인분을 컬럼 어드레스(CA) 방향으로 저장함과 동시에 8 라인분마다 로우 어드레스(RA) 방향으로 1라인분의 화상 데이타를 64 화소마다 로우 어드레스(RA) 방향으로 액세스하도록 라스터 어드레스(RAD)를 발생시키도록 했다. 그리고, 블록 어드레스 회로(17)는 블록 단위로서 액세스되는 각 화소의 블록 어드레스(BAD)를 동일한 로우 어드레스(RA)로 발생시킨다. 그 결과, 블록을 구성하는 화소(G2)의 데이타를 고속 페이지 모드를 이용해 액세스할 경우에 페이지 아웃은 발생하지 않기 때문에, 화상 메모리(5)에 대해 고속으로 액세스할 수 있다.

단, 본 발명은 상기 실시예에 한정되는 것은 아니고, 이하와 같이 실시해도 된다.

(1) 상기 실시예에서는 1화면을 구성하는 각 라인의 화상 데이타를 블록 단위로 액세스되는 8 라인마다 로우 어드레스(RA) 방향으로 액세스하기 위한 라스터 어드레스(RAD)를 발생하도록 했지만, 도10에 도시하는 바와 같이 16라인마다 로우 어드레스(RA) 방향으로 액세스할 라스터 어드레스를 발생하도록 해도 된다. 이 외에도, 24라인, 32라인 등 8의 배수의 임의의 라인 수마다 액세스하기 위한 라스터 어드레스(RAD)를 발생시키도록 해도 된다.

또한, 상기 실시예에서는 1라인을 구성하는 각 화소의 화상 데이타를 64 화소마다 로우 어드레스(RA) 방향으로 액세스하기 위한 라스터 어드레스(RAD)를 발생하도록 했지만, 예를 들어 16 화소, 24 화소, 32 화소, 128 화소 등의 임의의 화소수마다 액세스하기 위한 라스터 어드레스(RAD)를 발생시키도록 해도 된다.

(2) 상기 실시예에서는 1화면을 640×480 화소로서 구성했지만, 1화면분의 화소수를 적당하게 변경하여 실시해도 된다. 예를 들어, 1화면을 320×240 화소, 1280×1200 화소 등의 다양한 화소수의 화상 데이타를 압축 ·신장하도록 해도 된다. 그때, 화상 데이타의 화소수에 대응하여 화상 메모리(5)의 용량을 설정하는 것은 말할 필요도 없다.

(3) 상기 실시예에서는 JPEG 규격을 이용해 자연 화상을 압축 ·신장하는 화상 처리 장치(1)로 구체화 했지만, MPEG(Moving Picture coding Experts Group)규격 등의 다른 방식을 이용해 화상을 압축 ·신장하여 표시하는 화상 처리 장치로 구체화하여 실시해도 된다.

그 때, 메모리 제어기(13)는 각 규격에 적합할 임의의 화소수(3×3, 4×4, 6×6, 16×16 등)의 블록 단위로 액세스하도록 하고, 라스터 단위로 액세스하는 화상 데이타의 화소수, 버퍼 메모리(12, 14)치 용량 등도 그 액세스할 블록 단위에 적합하게 된다면 마찬가지의 효과를 크게 한다.

Claims (10)

1. 적어도 1화면분의 화상 데이타를 기억하는 화상 메모리에 대해서, 상기 화상 데이타를 1행마다 연속하는 라스터 단위 또는 소정수의 행 및 열마다 연속하는 블록 단위로서 기입하고, 기입한 상기 화상 데이타를 기입시의 입력 단위와는 다른 단위로 판독하여 상기 화상 데이타의 배열 순서를 변경하는 화상 처리 장치에 있어서,

   라스터 단위로 배열되는 상기 화상 데이타에 대응하여 블록 단위 배열의 행수의 정수배인 라스터수를 컬럼 방향으로 액세스하는 컬럼 어드레스 및 각 라스터를 블록 단위 배열의 열수의 정수배인 컬럼수마다 개행하여 복수의 로우 라인에 액세스하는 로우 어드레스로 이루어지는 라스터 액세스 어드레스를 발생시키는 라스터 액세스 어드레스 발생 회로; 및

   블록 단위로서 배열되는 상기 화상 데이타에 대응해서, 적어도 1블록을 컬럼 방향으로 이산적으로 액세스하는 컬럼 어드레스 및 1블록의 액세스가 완료하기까지 동일한 로우 라인을 액세스하는 로우 어드레스로 이루어지는 블록 액세스 어드레스를 발생하는 블록 액세스 어드레스 발생회로

   를 구비한 것을 특징으로 하는 화상처리장치.
2. 제1항에 있어서, 상기 라스터 액세스 어드레스 발생 회로는, 블록 단위 배열의 열수(列數)의 정수배인 컬럼 수마다 상기 컬럼 어드레스를 초기값으로 되돌리고, 상기 컬럼 어드레스가 초기값으로 되돌려질 때마다 상기 로우 어드레스를 1씩 갱신하는 것을 특징으로 하는 화상 처리 장치.
3. 제1항에 있어서, 상기 블록 액세스 어드레스 발생 회로는, 블록 단위 배열의 열수와 일치하는 컬럼수마다 상기 컬럼 어드레스를 블록 단위 배열의 열수의 정수배인 컬럼수씩 갱신하는 것을 특징으로 하는 화상 처리 장치.
4. 제1항 내지 제3항의 어느 한항에 있어서, 블록 단위로 배열된 상기 화상 데이타에 대해서 소정의 알고리즘에 따른 압축 혹은 신장의 처리를 실시하는 처리 수단을 포함하는 것을 특징으로 하는 화상 처리 장치.
5. 적어도 1화면분의 화상 데이타를 기억하는 화상 메모리;

   상기 화상 메모리에 대해 화상 데이타를 1행마다 연속하는 라스터 단위 혹은 소정수의 행 및 열마다 연속하는 블록 단위로 액세스하는 메모리 제어 회로;

   상기 메모리 제어 회로가 상기 화상 메모리에 대해서 라스터 단위로 액세스 하기 위한 라스터 액세스 어드레스를 발생하는 라스터 액세스 어드레스 발생 회로;

   상기 메모리 제어 회로가 상기 화상 메모리에 대해 블록 단위로 액세스하기 위한 블록 액세스 어드레스를 발생하는 블록 액세스 어드레스 발생 회로; 및

   상기 라스터 액세스 어드레스 발생 회로로부터의 라스터 액세스 어드레스 및 상기 블록 액세스 어드레스 발생 회로로부터의 블록 액세스 어드레스를 받아서, 두어드레스의 차가 소정의 값 이하로 되었을 때 상기 메모리 제어 회로에 대해 액세스를 중단시키는 대기 신호를 발생하는 어드레스 비교 회로

   를 구비한 것을 특징으로 하는 화상 처리 장치.
6. 제5항에 있어서, 상기 어드레스 비교 회로로부터의 상기 대기 신호에 응답하여, 상기 화상 메모리에 대해 블록 단위로 액세스되는 화상 데이타에 대해서 소정의 방식에 따라 압축/신장의 처리를 실시하는 화상 처리 회로를 포함하는 것을 특징으로 하는 화상 처리 장치.
7. 제5항 또는 제6항에 있어서, 상기 라스터 액세스 어드레스 발생 회로는 라스터 단위로 배열되는 상기 화상 데이타에 대응하여 블록 단위 배열의 행수의 정수배인 라스터수를 컬럼 방향으로 액세스하는 컬럼 어드레스 및 각 라스터를 블록 단위 배열의 열수의 정수배인 컬럼마다 개행하여 복수의 로우 라인으로 액세스하는 로우 어드레스로 이루어지는 라스터 액세스 어드레스를 발생하고,

   상기 블록 액세스 어드레스 발생 회로는 블록 단위로 배열되는 상기 화상 데이타에 대응하여 적어도 1블록을 컬럼 방향으로 이산적으로 액세스하는 컬럼 어드레스 및 1블록의 액세스가 완료하기까지 동일한 로우 라인을 액세스하는 로우 어드레스로 이루어지는 블록 액세스 어드레스를 발생하도록 한 것을 특징으로 하는 화상 처리 장치.
8. 적어도 1화면분의 화상 데이타를 기억하는 화상 메모리에 대해서 상기 화상 데이타를 1행마다 연속하는 라스터 단위 또는 소정수의 행 및 열마다 연속하는 블록 단위로 기입하고, 기입한 상기 화상 데이타를 기입시의 입력 단위와는 다른 단위로 판독하는 화상 메모리의 매핑 방법에 있어서,

   라스터 단위로 배열되는 상기 화상 데이타에 대해서는 블록 단위 배열의 행수의 정수배인 라스터수를 컬럼 방향으로 액세스함과 동시에, 각 라스터를 블록 단위 배열의 열수의 정수배인 컬럼수마다 개행하여 복수의 로우 라인으로 액세스하고, 블록 단위로 배열되는 상기 화상 데이타에 대해서는 적어도 1블록을 컬럼 방향으로 이산적으로 액세스함과 동시에 1블록의 액세스가 완료하기까지 동일한 로우 라인을 액세스하는 것을 특징으로 하는 화상 메모리의 매핑 방법.
9. 제8항에 있어서, 라스터 단위로 배열되는 상기 화상 데이타를 블록 단위 배열의 열수의 정수배인 컬럼 수마가 컬럼 방향으로 액세스하는 컬럼 어드레스를 초기값으로 되돌리고, 상기 컬럼 어드레스가 초기값으로 되돌려질 때마다 상기 로우 라인을 액세스하는 로우 어드레스를 1씩 갱신하여 액세스하는 것을 특징으로 하는 화상 메모리의 매핑 방법.
10. 제8항에 있어서, 블록 단위가 배열되는 상기 화상 데이타를 블록 단위 배열의 열수에 일치하는 컬럼수마다 컬럼 방향으로 액세스하는 컬럼 어드레스를 블록 단위 배열의 열수의 정수배인 컬럼 수씩 갱신하여 액세스하는 것을 특징으로 하는화상 메모리의 매핑 방법.

Images