KR960013233B1 - 고화질 텔레비전의 움직임 보상과 디스플레이를 위한 메모리 어드레스와 디스플레이의 콘트롤 장치 - Google Patents

고화질 텔레비전의 움직임 보상과 디스플레이를 위한 메모리 어드레스와 디스플레이의 콘트롤 장치 Download PDF

Info

Publication number
KR960013233B1
KR960013233B1 KR1019920027243A KR920027243A KR960013233B1 KR 960013233 B1 KR960013233 B1 KR 960013233B1 KR 1019920027243 A KR1019920027243 A KR 1019920027243A KR 920027243 A KR920027243 A KR 920027243A KR 960013233 B1 KR960013233 B1 KR 960013233B1
Authority
KR
South Korea
Prior art keywords
memory
address
controller
display
data
Prior art date
Application number
KR1019920027243A
Other languages
English (en)
Other versions
KR940017915A (ko
Inventor
김범수
이진학
구경봉
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019920027243A priority Critical patent/KR960013233B1/ko
Priority to US08/174,241 priority patent/US5469228A/en
Priority to JP33799093A priority patent/JP2594750B2/ja
Publication of KR940017915A publication Critical patent/KR940017915A/ko
Application granted granted Critical
Publication of KR960013233B1 publication Critical patent/KR960013233B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

내용 없음.

Description

고화질 텔레비전의 움직임 보상과 디스플레이를 위한 메모리 어드레스와 디스플레이의 콘트롤 장치
제1도는 본 발명의 고화질 TV의 움직임 보상회로 구조도.
제2도는 본 발명의 메모리 구조도(256K×32).
제3도는 본 발명에 희한 메모리 어드레스의 타이밍도.
제4도는 본 발명의 움직임 보상과 디스플레이를 위한 어드레스의 멀티플레싱(다중화) 구조도.
제5도는 본 발명의 메모리 입출력 데이타의 I/O 콘트롤러 구조도.
제6도는 종래의 움직임 보상회로 구조도이다.
* 도면의 주요부분에 대한 부호의 설명
11~19 : 제1~9다중화기 21~28 : 제1~8플립플롭
100 : 어드레스 콘트롤러 350 : 메모리부
500 : 디스플레이 콘트롤러 600 : 움직임 보상부
DRV, MRV : 디스플레이 움직임 보상 수직 어드레스
DRH : 디스플레이 수평 어드레스
MRHE : 움직임 보상 짝수 메모리 수평 어드레드
MRHO : 움직임 보상 홀수 메모리 수평 어드레드
OUT0 : 수직 어드레스 OUT1 : 짝수 메모리 수평 어드레스
OUT2 : 홀수 메모리 수평 어드레스 WV : 메모리 저장 수직 어드레스
WH : 메모리 저장 수평 어드레스
본 발명은 고화질 TV(HDTV)의 움직임 보상회로 설계중 메모리 어드레스 콘트롤러에서 발생된 어드레스의 멀티플레싱 방식 및 메모리 입출력 데이타의 콘트롤러(I/O controller) 설계에 관한 것으로, 어드레스 멀티플렉싱 회로의 사용으로 어드레스 콘트롤러에서 발생된 어드레스를 메모리와 효과적으로 인터페이싱하며, 입출력 데이타의 I/O 콘트롤러를 이용하여 메모리 입출력 이에타를 제어할 수 있으며, 고화질 TV를 비롯하여, 비디오폰, MPEG, 가라오케, 멀티-미디어 등 디지탈 영상압축방법의 움직임 보상회로에 적용가능한 고화질 텔레비전의 움직임 보상과 디스플레이를 위한 메모리 어드레스와 디스플레이의 콘트롤 장치에 관한 것이다.
일반적으로 고화질 TV에서는 단일 메모리를 사용하여 움직임 보상회로를 사용하는 바, 이는 제6도와 같이 움직임 백터와 콘트롤 신호를 이용하여 데이타를 메모리부(250)에 입/출력토록 지시하는 어드레스 콘트롤러(100)와; 전 프레임 메모리의 영상신호를 짝수, 홀수 메모리에 분리하여 저장하는 메모리부(250)와; 메모리부(250)의 메모리 데이터의 입/축력을 제어하는 I/O 콘트롤러(400)와; I/O 콘트롤러(400)에 제어되어 메모리부(250)의 메모리 데이타를 뽑아내어 디스플레이 가능토록 어드레스를 제어하는 디스플레이 콘트롤러(500)과; 분리된 프레임 데이타를 뽑아내어 차이영상(DCT 계수)과 더하여 현 프레임의 영상 신호로 변환하는 움직임 보상부(600)로 구성되며; 여기에서 DCT 계수는 8×4비트이고, 제어신호 셀렉트(SELECT)는 전 프레임 메모리를 선택하는 신호이고, 인터신호(INTER)는 DCT 계수와 전 프레임 데이타를 더하여 현 프레임 메모리로 만들도록하는 신호이고, 인트라신호(INTRA)는 DCT 계수만 I/O 콘트롤로로 출력케하는 신호이다.
이하 상기와 같은 구성은 이미 공지의 사항으로써 그 상세한 동작 설명은 생갹키로 하며, 본 발명과 관련된 메모리부의 사용을 보면, 이는 1프레임 또는 2프레임 분량의 메모리부를 사용하지만 하나의 메모리를 사용하는 방식으로써, 하나의 메모리를 사용하여 움직임 보상된 현 프레임의 영상신호를 저장하고, 또한 저장되어 있는 전 프레임의 영상신호를 읽어내는 동작을 동시에 수행하여만 한다.
즉, 이것은 상기처럼 하나의 메모리를 이용하여 리드와 라이트를 양쪽으로 동시에 행하기 위해서는 입/출력 속도가 매우 빠른 메모리가 요구되며, 이에 따라 빠른 속도의 메모리 입/출력이 가능하도록 메모리 주위의 회로를 구성해야 하는 문제가 있다.
그러나 이와 같은 문제를 해결키 위해서는 메모리 주변 하드웨어의 성능이 상당히 우수한 제품을 사용해야 하는 것으로 하드웨어 구성에 있어 가격 상승의 원인이 되고 있다.
따라서 본 발명은 상기에 기술한 바와 같은 종래 문제점을 해결키 위해, 기존과 동일한 속도로 움직임 영상신호의 리드/라이트를 행함과 동시에 하드웨어 구축에 따른 비용도 절감시켜 경제적인 잇점을 얻기 위함이 본 발명의 목적이며, 이를 위해 움직임 백터와 콘트롤 신호를 이용하여 리드 어드레스 및 라이트 어드레스 데이타를 메모리부에 입/출력토록 지시하며, 어드레스 카운터에 의해 디스플레이 리드 어드레스를 발생하는 디스플레이 리드 콘트롤 수단과, 움직임 보상 리드 콘트롤 수단 및 라스터 포맷 라이트 콘트롤 수단으로 된 어드레스 콘트롤러와; 이전 프레임 메모리의 영상신호를 저장하는 전 메모리와, 현재 프레임 메모리의 영상신호를 저장하는 현 메모리로 이루어지며, 어드레스 콘트롤러의 출력 어드레스가 2 TO 1 다중화기에 의한 멀티플레싱 수단에 의해 전, 현 메모리 기능이 교대로 반복되는 메모리부와; 메모리부의 출력인에이블 신호에 프레임 신호와 역프레임 신호를 사용하여 메모릴 데이터의 입/출력을 제어하는 I/O 콘트롤러와; I/O 콘트롤러에 제어되어 메모리부의 메모리 데이타를 뽑아내어 디스플레이 가능토록 플립플롭과 다중화기(MUX)에 의해 어드레스를 제어하는 디스플레이 콘트롤러과; I/O 콘트롤러의 제어에 의해 전 프레임 데이타를 뽑아내어 차이영상(DCT 계수)과 더하여 현 프레임의 영상 신호로 변환하여 I/O 콘트롤러로 제공하는 움직임 보상부로 구성하고, 메모리 어드레스 콘트롤러에서 발생된 리드 어드레스와 라이트 어드레스를 2 TO 1 다중화기를 이용하여 매 프레임마다 메모리를 교환하여 어드레싱하는 장치를 제공하는 것이다.
상기와 같은 구성은 고화질 TV의 움직임 보상회로 설계의 주 관점이 메모리의 효율적인 사용이고, 특히 고속의 데이타 처리를 요하는 관계로, 휘도, 색차 신호에 따라 메모리를 분리하지 않고 입력 데이타 순의 프레임 단위로 8단 병렬 처리하는 구조를 갖추어야 하기 때문에 이점을 감안하여, 본 발명에서는 입력 데이타는 4개의 화소단위로 묶어서 데이타를 저장 처리하므로서 데이타 처리속도를 1/4 낮추는 효과를 얻음과 동시에, 두 프레임 용량의 메모리를 사용하여 데이타의 저장과 출력을 독립적으로 하므로서 총 1/6로 속도로 낮추게 된다.
즉, 움직임 보상된 현 프레임의 영상신호를 저장하는 메모리와, 전 프레임의 영상신호를 읽어내지 위한 메모리로 분리된 2개의 프레임 메모리는 각각 프레임 단위로 번갈아 가며 리드와 라이트가 이루이지며, 특히 2개의 독립적인 어드레스를 가지고 있으므로 리드와 라이트의 어드레싱은 서로 간섭을 받지 않도록 설계된다.
아울러 각 프레임 메모리는 입력순서에 따라 다시 홀수, 짝수로 나뉘어 두 메모리 짝수, 홀수 메모리에 나뉘어 저장하는데, 이는 움직임 보상을 효율적으로 하기 위함이다.
이하 본 발명의 일실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제1도는 고화질 TV의 움직임 보상회로 구조도로, 움직임 백터와 콘트롤 신호를 이용하여 리드 어드레스 및 라이트 어드레스 데이타를 메모리부(350)에 입/출력 토록 지시하며, 어드레스 카운터에 의해 디스플레이 리드 어드레스를 발생하는 디스플레이 리드 콘트롤 수단과, 움직임 보상 리드 콘트롤 수단 및 라스터 포맷 라이트 콘트롤 수단으로 된 어드레스 콘트롤러(100)와; 전(前) 프레임 메모리의 영상신호를 저장하는 전 메모리(200)와, 현(現) 프레임 메모리의 영상 신호를 저장하는 현 메모리(300)로 이루어지며, 어드레스 콘트롤러(100)의 출력 어드레스가 2 TO 1 다중화기에 의한 멀티플레싱 수단에 의해 전, 현 메모리 기능이 교대로 반복되는 메모리부(350)와; 메모리부(350)의 출력 인에이블 신호에 프레임 신호와 역프레임 신호를 사용하여 메모리 데이타의 입/출력을 제어하는 I/O 콘트롤러(400)와; I/O 콘트롤러(400)에 제어되어 메모리부(350)의 메모리 데이타를 뽑아내어 디스플레이 가능토록 플립플롭과 다중화기(MUX)에 의해 어드레스를 제어하는 디스플레이 콘트롤러(500) 및; I/O 콘트롤러(400)의 제어에 의해 전 프레임 데이타를 뽑아내어 차이영상(DCT 계수)과 더하여 현 프레임의 영상신호로 변환하여 I/O 콘트롤러(400)로 제공하는 움직임 보상부(600)로 구성된다.
여기에서 DCT 계수는 8×4비트이고, 제어신호 셀렉트 (SELECT)는 전 프레임 메모리를 선택하는 신호이고, 인터신호(INTER)는 DCT 계수와 전 프레임 데이타를 더하여 현 프레임 메모리로 만들도록 하는 신호이고, 인트라신호(INTRA)는 DCT 계수만 I/O 콘트롤러로 출력케 하는 신호이다.
이때 각 부에서 입/출력되는 데이타의 비트 수는 도면에 숫자로 표기하였다.
제2도는 본 발명에 사용되는 메모리 구조도로, 프레임 메모리에서 휘도신호(Y)와 색차신호(U,V)의 위치를 나타내었으며, Y, U, V의 데이타를 리드하기 위해서 수평 및 수직 어드레스의 최상위 비트(ASB)를 사용하여 다음과 같이 Y, U, V의 어드레스를 구별한다.
어드레스 콘트롤러(100)는 영상데이타의 움직임 보상 및 디스플레이를 위하여 메모리부(350)를 콘트롤하는 부분으로, 총 18개 메모리 어드레스 버스를 사용하여 메모리부(350)를 콘트롤하는데, 이 중 10개는 수직 어드레스, 8개는 수평어드레스로 사용된다.
어드레스 콘트롤러(100)의 기능으로는 블럭 주사방식 단위의 영상데이타를 디스플레이 라스터 포멧(Display Raster Format)단위로 전환하는 라스터 포멧 라이트 콘트롤(Raster Format Write Control), 움직임 보상을 위하여 이전 프레임 영상 데이타를 출력하는 움직임 보상 리드 콘트롤(Motion Compensation Read Control), 디스플레이를 위하여 Y.U.V 데이타를 출력하는 디스플레이 리드 콘트롤 등의 세 부분으로 구성되어 있으며, 제3도는 이들의 어드레스 타이밍도(타이밍도의 설명은 다음에 설명함)이다.
또한 어드레스 콘트롤러(100)에서 발생된 2개의 리드 어드레스와 1개의 라이트 어드레스는 프레임 단위로 그의 사용 메모리가 교환되어야 한다. 따라서 메모리 어드레스 콘트롤러(100)에서 발생된 어드레스의 멀티플레싱 일예로는 제4도와 같이 도시할 수 있는 바, 어드레스 콘트롤러(100)의 디스플레이 리드 콘트롤 수단과 움직임 보상 리드 콘트롤 수단에서 발생된 수직 어드레스(DRV)(MRV)를 멀티플레싱하는 제1다중화기(11)와; 디스플레이 리드 콘트롤 수단에서 발생된 수평 어드레스(DRH)를 공통으로 하고 움직임 보상 리드 콘트롤 수단에서 발생된 짝수 메모리 수평 어드레스(MRHE), 홀수 메모리 수평 어드레스(MRHO)를 선택하여 멀티플렉싱 하는 제2 및 제3다중화기(12, 13) 및; 제1 내지 3다중화기(11∼13)에서 각각 출력된 수직 어드레스(OUT0), 짝수 메모리 수평 어드레스(OUT1), 홀수 메모리 수평어드레스(OUT2)와, 라스터 포맷 라이트 콘트롤 수단에서 발생된 수직, 수평 어드레스(WV)(WH)를 순차 입력하여 메모리부(350)로 2 TO 1멀티플레싱 하는 제4 내지 9다중화기(14∼19)를 포함하여 이루어지며, 어드레스 콘트롤러(100)에서 발생된 리드어드레스와 라이트 어드레스가 다중화기에 의해 매 프레임마다 메모리를 교환하도록 어드레싱한다.
제5도는 메모리부(350)의 입/출력 데이타를 제어하는 I/O 콘트롤러(400) 구조도로 메모리부(350)의 전후 메모리를 이루는 각 짝, 홀수 메모리에서 디스플레이 콘트롤러(500) 및 움직임 보상부(600)로 프레임 데이타를 제공하는 데이타 버스에 딜레이 기능을 제공하는 제1 내지 제4플립플롭(21∼24)과; 상기 제1 내지 제4플립플롭(21∼24)의 각 입력 데이타 버스에 또한 움직임 보상된 프레임 데이타를 지연상태로 메모리부(350)에 선택 제공토록하는 병렬로 인가된 제5 내지 8플립플롭 (25∼28)을 포함하여 이루어지며, 상기 제1 및 제2플립플롭(21, 22)과, 제7 및 8플립플롭(27, 28)의 출력 인에이블단에는 프레임 신호를, 제3 및 4플립플롭(23, 24)의 출력인에블단에는 프레임 신호를, 제3 및 4플립플롭(23, 24)과 제5 및 6플립플롭(25, 26)의 출력 인에이블단에는 역프레임신호를 제공하여 데이타의 입력방향을 제어할 수 있도록 이루어진다.
움직임 보상 수단(600)은 제어신호(SELECT, INTER/INTRA)에 의해 32비트의 전 프레임 데이타를 선택하고, 상기 선택한 전 프레임 데이타에 DCT 계수를 더하여 현 프레임 메모리로 변환시킨 후, I/O 콘트롤러(400)를 통해 디스플레이 콘트롤러(500)로 제공한다.
이상과 같이 구성된 본 발명의 동작 상세히 설명하면 하기와 같다.
먼저 제4도에서와 같이 디스플레이 리드 콘트롤 수단과 움직임 보상리드 콘트롤 수단에서 발생된 수직 어드레스(DRV)와 (MRV)를 제1다중화기(11)로 2 TO 1 멀티플레싱한다.
또한 디스플레이 리드 콘트롤 수단에서 발생된 수평 어드레스(DRH)를 공통으로 제공하고, 움직임 보상 리드 콘트롤 수단에서 발생된 짝수 메모리 수평 어드레스(MRHE), 홀수 메모리 수평 어드레스(MRHO)를 각각 제2 및 제3다중화기(13, 13)에 순차 제공하여 2 TO 1 멀터플레싱한다.
그리고, 제1 내지 3다중화기(11~13)를 통해 각각 출력되고 딜레이(20)에 의해 지연된 수직 어드레스(OUT0), 짝수 메모리 수평 어드레스(OUT1) 및 홀수 메모리 수평 어드레스(OUT2)와 어드레스 콘트롤러(100)를 이루는 라스터 포맷 콘트롤러에서 발생되고 딜레이(20)에 의해 지연된 수직, 수평 어드레스(WV), (WH)는 대응하는 수직 및 수평 어드레스끼지 제4 내지 9다중화기(14~19)를 통해 순차 2 TO 1 멀티플레싱하여 메모리부(350)로 어드레스를 멀티플레싱토록 이루어진다.
이때 상기 제4 내지 9다중화기(14~19)는 매 프레임마다 선택 제어됨을 알 수 있을 것이다.
이상의 어드레스 멀티플레싱에 의해 입/출력되는 메모리 데이타의 제어를 위하여 본 발명에서는 제5도에 보인 메모리 입/출력 데이타의 I/O 콘트롤러(400)를 사용한다.
메모리 입력출력 데이타의 I/O 콘트롤러(400)는 제1도에 보인 어드레스 콘트롤러(100)의 리드 어드레스 콘트롤 수단에 의하여 메모리로부터 출력된 움직임 보상에 필요한 영상 신호 및 디스플레이 출력 신호와, 라이트 어드레스 콘트롤 수단에 의하여 메모리로 저장될 움직임 보상된 신호를 각각 분류하여 제1도의 움직임 보상부(600)와 디스플레이 콘트롤러(500), 그리고 메모리부(350)로 데이타를 보내주는 역할을 한다.
또한 2 프레임 용량의 프레임 메모리 중 각 메모리는 리드, 라이트의 사용이 프레임 단위로 변하므로 I/O 콘트롤러(400)도 데이타 패스를 프레임 단위로 조절한다.
구체적으로 메모리부(350)의 데이타는 데이타 버스에서 제1 내지 제4플리플롭(21~24)에 의해 딜레이되어 디스플레이 콘트롤러(500) 및 움직임 보상부(600)로 데이타를 제공한다.
이때 제1 내지 제4플립플롭(21~24)의 입력 데이타 버스에는 또한 움직임 보상된 프레임 데이타가 제5 내지 8플립플롭(25~28)에 의해 지연된 상태로 병렬 인가된다.
아울러 상기 제1 및 2플립플롭(21, 22)과 제7 및 8플립플롭(27, 28)의 출력 인에이블단(Output Enable)에 프레임 신호가 제공되고, 제3 및 제4플립플롭(23, 24)과 제5 및 제6플립플롭(25,26)의 출력 인에이블단에는 역프레임 신호(Invert Frame)를 제공하여 데이타의 입력 방향을 제어한다.
즉, 프레임 신호가 1일때 입력된 데이타는 메모리 A(예를 들어 전 메모리(200))로 라이트되고, 동시에 메모리 B(예를 들어 현 메모리(300))의 데이타는 리드 되어 움직임 보상부(600)와 디스플레이 콘트롤러(500)로 출력되는 것이다.
이때 움직임 보상부(600)로 제공되는 DCT 계수는 제3도에 움직임 보상 콘트롤 신호로 표시하였는 바, Module #1~Module #4는 각각 8비트로, 합계 32비트이며, Module #1의 D0~D3, Module #2의 D0~D3및 Module #3의 D0~D3순서도 Module #1, #2, #3, #4가 4바이트 씩 차례로 출력됨을 예시할 수 있다.
상기와 같은 전체 동작을 제3도의 타이밍도를 보면 간략하게 정리하면 아래와 같다.
타이밍도에 도시된 두개의 클럭 중 26.8269MHz의 클럭은 전체 시스템의 클럭이고, 13.4135MHz의 클럭은 도면에 표기된 각 모듈의 동작 시 기준 클럭으로 사용된다.
이때 각 모듈(Module #1~Module #4)은 본 발명에서 한 프레임을 4단 병렬처리하기 때문에 32비트의 한 프레임에 해당하는 각 8비트의 데이타 처리부분을 모듈 1, 2, 3, 4라고 표기한 것이며, 이들을 13.4135MHz 클럭에 동기시켜 병렬 처리하므로써, 한 프레임의 움직임 영상신호를 추출한다.
또한 움직임 보상 리드 어드레스, 디스플레이 리드 어드레스, 라스터 포멧 라이트 어드레스는 상기에서도 언급한 바와 같이 어드레스 컨트롤러(100) 내의 각 부분에서 출력되는 어드레스이며, 이는 움직임 보상 리드 어드레스에 의해 메모리에 저장된 이전 프레임의 데이타를 각 모듈 1, 2, 3, 4순으로 읽어내도록 하는 신호이고, 이 읽혀진 데이타들은 움직임 보상회고(600)로 입력되어 현재 프레임의 DCT 계수와 더해진 다음 상기 보상이 완료된 프레임을 메모리에 저장하기 위해 라스터 포맷 라이트 어드레스에 따라 데이타를 저장하며, 이를 디스플레이 시 디스플레이 리드 어드레스에 따라 디스플레이 한다.
이때 디스플레이 리드 어드레스 부분에 표기된 'Y, U, V' 신호는 영상을 디스플레이 시 필요한 휘도와 색차신호이다.
이와 같은 순서에 따라 입력되는 영상신호를 보상하여 출력하는 것이다.
이상에서 상세히 설명한 바와 같이 본 발명은 움직임 보상회로 중 메모리부와 메모리 어드레스 콘트롤러, 움직임 보상부, 디스플레이 콘트롤러 간의 인터페이싱 설계로, 움직임 보상된 현 프레임의 영상신호를 저장하는 메모리와, 전 프레임의 영상신호를 읽어내기 위한 메모리를 분리하여 두 개의 메모리를 사용해, 기존과 동일한 데이타의 리드/라이트를 행함과 동시에 하드웨어 구축의 비용도 절감시키므로써, 메모리 데이터의 간단한 입/출력 제어 및 메모리를 효과적으로 사용한다.

Claims (3)

  1. 움직임 백터와 콘트롤 신호를 이용하여 리드 어드레스 및 라이트 어드레스 데이타를 메모리부(250)에 입/출력토록 지시하는 어드레스 카운터에 의해 디스플레이 리드 어드레스를 발생하는 디스플레이 리드 콘트롤 수단과, 움직임 보상 리드 콘트롤 수단 및 라스터 포맷 라이트 콘트롤 수단으로 된 어드레스 콘트롤러(100)와; 전(前) 프레임 메모리의 영상신호를 저장하는 전 메모리(200)와, 현(現) 프레임 메모리의 영상 신호를 저장하는 현 메모리(300)로 이루어지며, 어드레스 콘트롤러(100)의 출력 어드레스가 2 TO 1 다중화기에 의한 멀터플레싱 수단에 의해 전·현 메모리 기능이 교대로 반복되는 메모리부(350)와; 메모리부(350)의 출력 인에이블 신호에 프레임 신호와 역프레임 신호를 사용하여 메모리 데이타의 입/출력을 제어하는 I/O 콘트롤러(400)와; I/O 콘트롤러(400)에 제어되어 메모리부(350)의 메모리 데이타를 뽑아내어 디스플레이 가능토록 플립플롭과 다중화기(MUX)에 의해 디스플레이 상태로 제어하는 디스플레이 콘트롤러(500) 및; I/O 콘트롤러(400)의 제어에 의해 전 프레임 데이타를 뽑아내어 차이영상(DCT 계수)과 더하여 현 프레임의 영상신호로 변환하여 I/O 콘트롤러(400)로 제공하는 움직임 보상부(600)를 포함하여 이루어짐을 특징으로 하는 고화질 텔레비젼의 움직임 보상과 디스플레이를 위한 메모리 어드레스와 디스플레이의 콘트롤 장치.
  2. 제1항에 있어서, I/O 콘트롤러(400)는 메모리부(350)의 전후 메모리를 이루는 각 짝, 홀수 메모리에서 디스플레이 콘트롤러(500) 및 움직임 보상부(600)로 프레임 데이타를 제공하는 데이타 버스를 딜레이 기능을 제공하는 제1 내지 제4플립플롭(21~24)과; 상기 제1 내지 제4플립플롭(21~24)의 각 입력 데이타 버스에 또한 움직임 보상된 데이타를 지연토록 병렬로 인가된 제5 내지 8플립플롭(25~28)을 포함하여 이루어지며; 상기 제1 및 제2플립플롭(21, 22)과, 제7 및 8플립플롭(27, 28)의 출력 인에이블단에는 프레임 신호를, 제3 및 제4플롭플롭(23, 24)과 제5 및 6플립플롭(25, 26)의 출력 인에이블단에는 역프레임 신호를 제공하여 데이타의 메모리 저장 및 출력을 제어하도록 힘을 특징으로 하는 고화질 텔레비젼의 움직임 보상과 디스플레이를 위한 메모리 어드레스와 디스플레이의 콘트롤 장치.
  3. 제1항에 있어서, 메모리부(350)의 멀티프레싱 수단은 어드레스 콘트롤러(100)의 디스플레이 리드 콘트롤 수단과 움직임 보상 리드 콘트롤 수단에서 발생된 수직 어드레스(DRV)(MRV)를 멀티플레싱하는 제1다중화기(11)와; 디스플레이 리드 콘트롤 수단에서 발생된 수평 어드레스(DRH)를 공통으로 한고 움직임 보상 리드 콘트롤 수단에서 발생된 짝수 메모리 수평 어드레스(MRHE), 홀수 메모리 수평 어드레스(MRHO)를 선택하여 멀티플렉싱 하는 제2 및 제3다중화기(12, 13) 및; 제1 내지 3다중화기(11~13)에서 각각 출력된 수직 어드레스(OUT0), 짝수 메모리 수평어드레스(OUT1), 홀수 메모리 수평어드레스(OUT2)와, 라스터 포맷 라이트 콘트롤 수단에서 발생된 수직, 수평 어드레스(WV)(WH)를 순차 입력하여 메모리부(350)로 2 TO 1 멀티플레싱 하는 제4 내지 9다중화기(14~19)를 포함하여 이루어지며; 어드레스 콘트롤러(100)에서 발생된 리드어드레스와 라이트 어드레스가 다중화기에 의해 매 프레임마다 메모리를 교환하도록 어드레싱함으로 특징으로 하는 고화질 텔레비젼의 움직임 보상과 디스플레이를 위한 메모리 어드레스와 디스플레이의 콘트롤 장치.
KR1019920027243A 1992-12-31 1992-12-31 고화질 텔레비전의 움직임 보상과 디스플레이를 위한 메모리 어드레스와 디스플레이의 콘트롤 장치 KR960013233B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920027243A KR960013233B1 (ko) 1992-12-31 1992-12-31 고화질 텔레비전의 움직임 보상과 디스플레이를 위한 메모리 어드레스와 디스플레이의 콘트롤 장치
US08/174,241 US5469228A (en) 1992-12-31 1993-12-28 Memory address and display control apparatus for high definition television
JP33799093A JP2594750B2 (ja) 1992-12-31 1993-12-28 高画質テレビジョンのメモリアドレスコントロールおよびディスプレイコントロール装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920027243A KR960013233B1 (ko) 1992-12-31 1992-12-31 고화질 텔레비전의 움직임 보상과 디스플레이를 위한 메모리 어드레스와 디스플레이의 콘트롤 장치

Publications (2)

Publication Number Publication Date
KR940017915A KR940017915A (ko) 1994-07-27
KR960013233B1 true KR960013233B1 (ko) 1996-10-02

Family

ID=19348388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920027243A KR960013233B1 (ko) 1992-12-31 1992-12-31 고화질 텔레비전의 움직임 보상과 디스플레이를 위한 메모리 어드레스와 디스플레이의 콘트롤 장치

Country Status (1)

Country Link
KR (1) KR960013233B1 (ko)

Also Published As

Publication number Publication date
KR940017915A (ko) 1994-07-27

Similar Documents

Publication Publication Date Title
US5812204A (en) System and method for generating NTSC and PAL formatted video in a computer system
JP5008826B2 (ja) 高精細度デインタレース／フレーム倍増回路およびその方法
JP2594750B2 (ja) 高画質テレビジョンのメモリアドレスコントロールおよびディスプレイコントロール装置
KR100201981B1 (ko) 메모리제어장치 및 그것을 사용한 화상디코더
US6067120A (en) Video signal conversion device for reducing flicker in non-interlaced to interlaced signal conversion
US7668241B2 (en) Apparatus and method for generating 3D image signal using space-division method
US4745462A (en) Image storage using separately scanned color component variables
KR960013233B1 (ko) 고화질 텔레비전의 움직임 보상과 디스플레이를 위한 메모리 어드레스와 디스플레이의 콘트롤 장치
KR950006769B1 (ko) 고선명 텔레비젼의 색차신호 동벡터 추출방법 및 움직임 보상장치
US7209186B2 (en) Image processing apparatus and image processing method for high speed real-time processing
JP2004538741A (ja) 複数セットの多重チャネルデジタル画像を組み合わせる方法及びバスインタフェース技術
EP1606954B1 (en) Arrangement for generating a 3d video signal
JPH04326323A (ja) 表示制御装置
KR100266063B1 (ko) 영상프레임재배치방법
KR0123090B1 (ko) 움직임 보상을 위한 어드레스 생성기
KR200283945Y1 (ko) 화질 열화 방지가 가능한 다중 화면 분할기
JPH07225562A (ja) 走査変換装置
KR0147273B1 (ko) 고화질 텔레비전의 움직임 보상을 위한 메모리 사용방법
KR19990065349A (ko) 움직임 보상 장치
JPH1023330A (ja) 画像処理装置
JPH10191196A (ja) 多信号入力処理装置
JPS62284592A (ja) 液晶表示装置
JPH077725A (ja) 高画質テレビジョンの動き補償のためのメモリーパラレル処理方法およびメモリー使用方法
JP2001186524A (ja) ビデオ信号復号装置
KR20000038868A (ko) 영상 움직임 보상용 어드레스 발생 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee