KR20030018605A - 엠펙 코어의 움직임 보상을 위한 메모리 인터페이스와가산기의 병렬 처리 - Google Patents

Abstract

본 발명은 MPEG CORE에서 움직임보상을 위한 P-픽쳐 및 B-픽쳐 복원에 있어, 메모리 데이터를 중복해서 읽어 오는 과정을 개선하고, 메모리 인터페이스의 양을 줄이기 위해 복원과정을 병렬 처리하기 위한 메모리 인터페이스 설계와 가산기의 병렬 처리에 관한 것이다.

중복된 데이터를 개선하고, 8 × 8 블록 2개를 병렬로 처리하기 위해서 읽어온 데이터를 저장할 레지스터로 펠(Pel : Picture Element) 트렌스미터(Transmitter)(3)를 설계하였다.

IDCT 결과값과 메모리에서 읽어온 예측 데이터 값을 계산 하는 MC 가산기(4)를 병렬로 연결함으로써, 펠 트렌스미터에서 전달된 데이터를 이용하여 병렬로 계산을 한다. 따라서 메모리에서 읽어온 데이터는 중복되는 부분이 한번의 메모리 접근으로 인터페이스 양을 줄일수 있고, 8 × 8 블록의 데이터를 병렬로 처리함으로서 처리 속도를 높일 수 있다.

Description

엠펙 코어의 움직임 보상을 위한 메모리 인터페이스와 가산기의 병렬 처리{Memory interface and parallel processing for motion compensation of MPEG core}

본 발명은 디지털 영상 신호처리에 있어서 MPEG을 이용한 동화상 복원에서 메모리의 외부 인터페이스와 움직임 보상에 관한 것이다.

최근 디지털 기술과 이에 따른 디지털 이동 통신의 기술이 발전함에 따라 멀티미디어에 대한 관심이 급증하고 있다. 특히 디지털 영상 데이터의 고속 전송에 관한 필요성이 대두되므로서, 디지털 영상 신호에 대한 고속 압축 및 복원에 관한 기술적 연구가 활발하게 이루어지고 있으며, 그 결과로서 MPEG이라는 기술적 협의체가 구성되어 압축 복원의 방식으로 움직임 보상을 이용하고 있다.

종래의 움직임 보상을 위한 메모리 인터페이스에서는 8 × 8 블록을 수행함에 있어 한행씩 읽으며, 한 행을 복원하기 위해서는 이미 복원된 행을 두 번 읽어 와야 한다. 따라서 인접한 8 × 8 블록을 복원할 때, 역시 두 번을 읽어야 하고, 중복해서 읽어야 하는 단점이있다.

본 발명은 8 × 8 블록을 병렬로 움직임 보상을 함으로써 메모리의 인터페이스 과정에서 중복된 데이터를 한번만 읽어 메모이의 인터페이스양을 줄이는데 그 목적이 있다.

도 1은 일반적인 움직임 보상의 외부 메모리 인터페이스 데이터 모형도

*도면의 주요 부분에 대한 부호의 설명

1: 외부 메모리 블록 모형도 2: 블록 1을 위해 읽는 첫 번째 데이터

3: 블록 1을 위해 읽는 두 번째 데이터 4: 복원을 위해 선택된 데이터 영역

5: 블록 2을 위해 읽는 첫 번째 데이터 6: 블록 2를 위해 읽는 두 번째 데이터

7: 복원을 위해 선택된 데이터 영역

도 2는 본 발명에 따른 움직임 보상의 외부 메모리 인터페이스 데이터 모형도

*도면의 주요 부분에 대한 부호의 설명

1: 오부 메모리 블록 모형도2: 블록 1과 2을 위해 읽은 첫 번째 데이터

3: 블록 1과 2을 위해 읽은 두 번째 데이터

4: 블록 1과 2를 위해 읽은 세 번째 데이터

5: 복원을 위해 선택된 첫 번째 데이터 영역

6: 복원을 위해 선택된 두 번째 데이터 영역

도 3은 본 발명에 따른 움직임 보상의 외부 인터페이스와 MC 가산기의 병렬 구조 회로도

*도면의 주요 부분에 대한 부호의 설명

1: 주소 발생기2: 외부 메모리 인터페이스

3: 데이터 전송을 위한 Pel Transmitter4: 병렬 연결된 가산기

5: 셀렉터6: 제어기

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 움직임 보상의 인터페이스 및 가산기는 복원된 움직임 벡터를 입력 받아 어드레스를 계산하는 Address Generator(1)와 메모리 인터페이스부(2), 메모리에서 읽어온 데이터를 임시 저장하며 병렬 처리할 가산기에 각각 데이터를 보내주는 Pel Transmitter(3), IDCT 결과값과 예측 데이터를 계산하는 MC 가산기(4), 디스플레이할 데이터를 선택하는 MC Selector(5), 그리고 제어기(6)로 구성된다.

Address Generator는 복호된 움직임 벡터를 이용하여 주소를 만들어 내는 블록으로 움직임 벡터의 수평 성분의 부호 비트와 수직 성분을 이용하여 주소를만들어 낸다. 인터페이스 부분은 메모리와 Pel Transmitter의 데이터를 주고 받기 위한 각종 신호를 만들어 내고, 연속 되는 주소를 만들어 낸다. Pel Transmitter는 외부에서 받아 들인 데이터가 수평 성분에 의해서 선택 할 수 있도록 하고, 두 개의 MC 가산기에 데이터를 나누어 보내는 역확을 한다. MC 가산기는 예측 값을 이용하여 반화소 보간 및 쌍방향 예측에 대한 평균값을 계산하고, IDCT의 결과인 예측 오차값과연산하여 최종적인 데이터를 만들어 낸다. MC 셀렉터는 각각의 MC 가산기에서 나오는 데이터에 대한 멀티플레서 역할을 한다.

이상에서 설명한 바와 같이, 본 발명은 MC 가산기를 병렬로 연결하고, 이를 수행할 수 있도록 Pel Transmitter를 이용함으로써 외부 메모리와의 인터페이스의 양을 줄일 수 있다.

Claims (1)

1. 외부 메모리 인터페이스 양을 줄이기 위한 가산기 병렬 처리 구조