KR960006275B1 - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR960006275B1
KR960006275B1 KR1019920013136A KR920013136A KR960006275B1 KR 960006275 B1 KR960006275 B1 KR 960006275B1 KR 1019920013136 A KR1019920013136 A KR 1019920013136A KR 920013136 A KR920013136 A KR 920013136A KR 960006275 B1 KR960006275 B1 KR 960006275B1
Authority
KR
South Korea
Prior art keywords
buffer
write mode
block write
open
heat
Prior art date
Application number
KR1019920013136A
Other languages
English (en)
Other versions
KR930003134A (ko
Inventor
코이치 마고메
Original Assignee
가부시기가이샤 도시바
사또오 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 사또오 후미오 filed Critical 가부시기가이샤 도시바
Publication of KR930003134A publication Critical patent/KR930003134A/ko
Application granted granted Critical
Publication of KR960006275B1 publication Critical patent/KR960006275B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

반도체 기억 장치
제 1도는 본 발명의 제 1실시예의 구성을 나타낸 블록도.
제2도는 제1실시예에 있어서의 부분열디코더의 구성을 나타내 회로도.
제3도는 제1실시예에 있어서의 열디코더의 구성을 나타낸 회로도.
제4도는 본 발명의 제2실시예의 구성을 나타낸 블록도.
제5도는 제2실시예에 있어서의 부분열디코더의 구성을 나타낸 회로도.
제6도는 종래의 반도체 기억 장치의 구성을 나타낸 블록도.
제7도는 종래의 반도체 기억 장치에 있어서의 열디코더의 구성을 나타낸 회로도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 부분열디코더 20 : 기입 버퍼
30 : 열어드레스 버퍼 40 : DQ 버퍼
50 : 출력 버퍼 CDj(j=0,·‥,127) : 열디코더
CSLj(j=0,…,225) : 열선택선 Cj(j=0,…,511) : 열(컬럼)
Tj(j=0,…,511) : 전송 게이트 트랜지스터
본 발명은 블록 라이트 기능을 갖는 반도체 기억장치에 관한 것이며, 특히 화상 메모리 사용되는 반도체기억장치에 관한 것이다.
일반적으로 화상 메모리의 랜덤 액세스부(이하, RAM이라고도 함)로서는 DRAM이 사용되는 일이 없다. 이 RAM부는 표시용 데이타를 축적해 두는 프레임 버퍼로서 사용되므로 고속으로 데이타를 재기입하는 기능이 요구된다.
이 요구를 충족시키는 기능의 하나로서 블록 라이트 모드가 있다. 통상 자주 사용되는 4열(칼럼)의 블록라이트에 대해 제6도를 참조하여 설명한다. 4열의 블록 라이트란 RAM부의 열어드레스 A8, A7,·‥A1,A0의 하위 2비트 A1,A0의 값에 불구하고 4개의 열에 동시에 데이타를 기입하는 모드이다. 그리고, 블록 라이트 모드에서 입출력 비트마다 또는 컬럼마다 선택적으로 마스크(데이타를 기입하지 않는 것)를 할 수 있게 제6도에 도시된 반도체 기억 장치의 RAM부는 512개의 열 Ci(i=0,…,511)를 갖고 있는 것으토 한다. DQ 버퍼(40)는 RAM부와 주변부를 잇는 버퍼이며, RAM부로부터의 데이타를 증폭하여 주변부에 있는 출력 버퍼(50)에 전송할 수도 있고 주변부의 기입 버퍼(20)로부터의 데이타를 증폭하여 RAM부에 기입할 수도 있다. 기입 데이타는 기입 버퍼(20)에서 기입 버퍼(20)에서 기입 데이타선(25)을 통해 DQ 버퍼에 제공되며, DQ 버퍼(40)가 데이타선 DQ1, DQ1, DQ2, DQ3를 구동한다. 그리고 데이타선은 일반적으로 상보선이며, 2개가 1조인 경우가 많고, 제6도에 있어서는 간략화시키기 위해 데이타선을(40)가 데이타선을 하나의 선으로 표현해 놓았다. 또 제6도에 있어서, DQ 버퍼(40)에 4조의 데이타선 DQi(1=0,…,3)가 접속되어 있는 것은 블록 라이트 모드시에 4컬럼을 독립적으로 마스크하지 않으면 안되기 때문이다.
열어드레스 A8,A7,‥,A1,A0이 열어드레스 버퍼(30)로 전송되면, 열어드레스의 각 비트 Ai(1=0,…,8)의 반전 신호 Ai가 열어드레스 버퍼(30)에 의해 생성되어, 열어드레스의 상위 7비트의 신호 Aj(j=2,…8)및 그 반전신호가 열디코더부 CD에 전송되어 나머지 하위 2비트의 신호 Aj(j=0,1) 및 그 반전 신호가 DQ버퍼(40)에 송출된다. 열디코더부 CD는 128개의 열디코더 CDi(i=0,…127)로 이루어져 있다. 이각 열디코더 CDi는 예를들어 제7도에 나타낸 것처럼 NAND 회로 및 인버터 회로로 이루어져 있으며, 7개의 신호 Xi(2,…,8)에 의거하여 하나의 열선택선 CSLI치를 선택하는 신호를 생성한다 여기서 각 신호Xi(i=2,…,8)는 열어드레스의 비트 치또는 그 반전치 Ai를 나타낸다.
이와 같이 해서 열디코더부 CD에 의해 128개의 열선택선(CSL0,…,CSL127) 중에서 1개의 열선택선 예를들어 CSL0가 선택되면, 열선택선 CSL0의 전위가 하이로 전송 게이트 트랜지스터 T0,T1,T2,T3가 온되고, 컬럼 C0,C1,C2,C3가 마스크되어 있지 않으면 DQ 버퍼(40)에서 데이타선 DQ0,DQ1,DQ2,DQ3를 통해전송된 기입 데이타가 RAM부의 연 C0,C1,C2,C3의 베모러 셀에 각기 기입된다. 그리고, 마스크되는 컬럼이 있을 경우, 이 마스크되는 열을 예를들어 C1라고 하면, DQ 버퍼(40)에서 데이타선 DQI로 기입 데이타를 전송할 수 없어 열 C1의 메모리셀에 데이타가 기입되지 않는다.
다음에 통상의 1비트의 리드·라이트 모드시의 동작에 대해 설명한다. 1비트의 리드·라이트의 경우에 당연히 열어드레스가 전체 비트에 주어진다. 그러나, 열선택선 CSU는 상술한 바와 같이 블록 라이트 대응으로 되어 있으므로 하위 2비트를 제의한 열어드레스 A8,A7,…,A2만으로 디코드된다.
이 때문에, 리드 모드의 경우, 열선택선 CSLi(j=0,…,127)가 선택되면, 이것에 대응하는 4개의 열 C4j, C4j+1, C4j+2, C4j+3의 데이타가 4조의 데이타선 DQ0, DQ1, DQ2, DQ3에 각기 독출된다. 그리고, 나머지 하위 2비트의 열어드레스에 관한 디코드는 DQ 버퍼(40)에 의해 행해지며, 1열(컬럼)분의 데이타만이 독출 데이타선(45)에 독출된다.
또 라이트 모드의 경우, 기입 데이타선(25)으로부터의 데이타가 DQ버퍼(40)에 전송되어, DQ버퍼(40)에서 하위 2비트의 디코드가 행해지며, 4조의 데이타선 DQ0, DQ1, DQ2, DQ3 중 한쌍에만 기입 데이타가 전송되고, 다시 하위 2비트를 제의한 열어드레스에 의거하여 선태된 열선택선에 대응하는 메모리셀에 기입된다. 결국 선정되지 않은 나머지 3 열에 대응하는 데이타선 쌍에서는 연선택선이 공통이기 때문에, 메모리셀 데이타의 독출이 행해지게 된다.
종래의 반도체 기억 장치에서의 1비트의 리드·라이트의 경우에, 본래 필요한 데이타는 1비트만인데로 연선택선 하나로 4열에 대응하고 있기 때문에 불필요한 3열(컬럼)분의 데이타가 데이타선에 독출된다. 데이타선 쌍은 통상 2개가 1조를 이루고 있으며, 데이타가 제공되지 않는 기간은 동전위이지만, 데이타가 제공되면 한쪽이 충전 또는 방전되어 전위차가 발생한다. 그리고 리드 또는 라이트가 종료하면 최초의 전위로 프리차지 이퀼라이즈 된다.
따라서, 데이타선 CD0, CD1, CD2, CD3의 전위가 변화하면 반드시 전력을 소비하게 되며, 이와 같은소비 전력의 증대는 반도체 집적소자의 소형화 및 고속화에 장애가 된다.
본 발명은 블록 라이트 대응의 구성이면서도 통상의 1 비트의 리드·라이트시에는 되도록 불필요한 데이타선의 충방전을 줄이고, 소비 전력을 가급적 감소시킬 수 있는 반도체 기억 장치를 제공하는 것을 목적으로 한다.
블록 모드를 갖는 디코더를 포함하는 본 발명의 반도체 기억 장치는 복수의 열선과, 상기 열선에 접속된복수의 메모리셀(C0∼C511)과; 블록 라이트 모드 동안에 기입이 동시에 이루어지는 상기 메모리셀에 대응하는 복수의 데이타선(DQ0∼DQ3)과; 상기 열선과 이 열선에 대응하는 상기 데이타선가의 인터페이스에서 상기 열선을 상기 데이타선에 선택적으로 접속시키는 접속 수만(T0∼T511)과; 상기 블록 라이트 모드시에는 상기 복수의 열선 전부를 대응하는 상기 데이타 라인에 접속시키고, 상기 블록 라이트 모드 이외의 모드시에는 상기 복수의 열선중 일부만을 대응하는 상기 데이타선에 접속시키도록 상기 접속 수단을 제어하는접속 제어 수단(10,15)을 구비하며, 상기 수단은 상기 열선의 각각에 대해 설치된 스위치이고, 상기 접속제어 수단은 열어드레스값과 블록 라이트 모드 지정 신호에 따라 상기 접속 수단의 개방 및 폐쇄를 제어하기위한 열디코드 수단을 포함하는 것을 특징으로 한다.
이 처럼 구성된 본 발명의 반도체 기억 장치에 의하면 접속 제어 수단이 접속 수단을 제어함으로써 복수의 열선을 모두 액세스하는 모드시와 일부의 열선을 액세스하는 모드시에 접속되는 열선과 데이타선의 수가달라진다.
이것에 의해 하나의 열선을 액세스할 경우의 충방전하는 데이타선의 계수를 복수의 열선을 동시에 액세스하는 모드의 경우와 비교하여 가급적 감소시킬 수 있게 되어 가능한한 소비 전력을 저감시킬 수 있다.
본 발명에 의한 반도체 기억 장치의 제1실시예의 구성을 제1도에 나타낸다 본 실시예의 반도체 기억장치는 부분열디코더(subcoumn decoder 10)와,512)와, 기입 버퍼(20)와, 열어드레스 버퍼(30)와, DQ버퍼(40)와, 출력 버퍼(50)와,512개의 열 Ci(i=0,…511)로 이루어진 랜덤 액세스 메모리부와, 512개의 전송 게이트 트랜지스터 Ti(i=0,…,511)와, 4조의 데이타선 DQ0, DQ1, DQ2, DQ3와, 256개의 열선택선 CSLi(i=0,…,255)와, 열디코더 CD를 구비하고 있다. 기입 버퍼(20), 열어드레스 버퍼(30), DQ버퍼(40)및 출력 버퍼(50)는 종래기술의 설명부분에서 이미 설명했기 때문에 생략한다.
부분열디코더(10)는 열어드레스 버퍼(30)로부터 전송되는 열어드레스 A8,A7,…,A1,A0의 하위에서 2번째의 비트치 A1와 그 반전 비트치및 블록 라이트 신호 BLW에 의거하여, 부분 어드레스 신호 Y0,Y1을 발생시키며, 예를들어 제2도에 나타낸 것처럼 2개의 NOR회로와 2개의 인버터 회로로 이루어진 구성으로 되어 있다.블록 라이트 신호 BLW는 블록 라이트 모드시만 고전위로 되는 신호이다. 따라서 블록 라이트 모드시에는 부분열디코더(10)에서 출력되는 부분 어드레스 신호 Y0, Y1가 모두 고전위로 되고, 블록라이트 모드시 이외는 부분 어드레스 신호 Y1가 비트치 A1와 같은 값이며 Y0는 그 반전치가 된다.
열디코더부 CD는 128개의 열디코더(CD0,…,CD127)를 가지고 있다. 각 열디코더 CDj(j=0,…,127)는 예를들어 제3도에 나타낸 것처럼 3개의 NAND회로 및 3개의 인버터 회로로 이루어져 있으며, 열어드레스버퍼(30)의 출력 X8,…,X2 및 부분열디코더(10)의 출력 Y0,Y1에 의거하여 열선택선 CSL2j, CSL2j+1을 선택한다. 여기서 Xi는 열어드레스의 비트치 Ai 또는 그 반전치를 나타낸다. 따라서, 각 열디코더 CDj는 열어드레스 버퍼(30)의 출력 Xi(i=2.‥·,8)가 모두 "1"과 같으며 또한 블록 라이트 모드의 경우에는 2개의 열선택선 CSL2j 및 CSL2j+1이 선택되어 Xi(i=2,…,8)가 모두 "1"과 같으며, 또한 블록 라이트 모드이외(1비트의 리드·라이트 모드)의 경우는 부분열디코더(10)의 출력에 따라 2개의 열선택선 CSL2j, CSL2j+1 중 하나를 선택하여, Xi(i=2,…,8)가 모두 "1"과 같지 않은 경우는 열선택선 CSL2j, CSL2j+1을 선택하지 않는다.
각 선택선 CSLi(i=0,…,255)는 RAM부의 열 C2i, C2i+1의 각각의 전송게이트 T2i, T2i+1의 게이트에 접속되어 있다.
각 전송 게이트 Ti(i=0,…,511)는 수사 i를 4트 나누었을때의 잉여를 j로 하면 RAM부의 열 Ci와 데이타선 DQj와의 사이의 데이타를 전송하기 위한 게이트이다.
DQ버퍼(40)는 블록 라이트 모드시는 4조의 데이타선 DQ0,DQ1,DQ2,DQ3를 구동하고, 1비트의 리드·라이트 모드시는 2조의 데이타선 DQ0,DQ1이나 또는 2조의 데이타선 DQ2,DQ3의 한쪽을 구동한다.
다음에 본 실시예의 동작을 설명한다. 열어드레스 A8,…,A1,A0가 주어지면, 상위 7 비트의 부분 어드레스 A8,…,A2에 의거하여 128개의 열디코더(CD0,…,CD127)중 1개의 열디코더 CDj가 선택된다.
블록 라이트 모드의 경우 즉 BLW="1"의 경우에, 부분열디코더(10)의 출력신호 Y0,Y1의 값은 모두"1"이며, 따라서 선택된 열디코더 CDj에 의해 2개의 열선택선 CSL2j 및 CSL2j+1이 선택된다. 이것에 의해 전송 게이트 트랜지스터 T4j, T4j+1, T4j+2, T4j+3가 ON되고, RAM부의 열 C4j, C4j+1, C4j+2,C4j+3의 베모러셀에 DQ버퍼(40)로부터의 데이타선 DQ0, DQ1, DQ2, DQ3를 통해 전송되는 데이타가 기입된다.
또,1비트의 러드·라이트의 경우는 부분열디코더(10)의 출력 신호 Y0, Y1의 값중 하나는 "1"이며 다른것은 "0"이타 따라서, 선택된 열디코더 CDj에 의해, 신호 Y0,Y1의 값에 따라 열선택선 C2j,C2j+1의 한쪽이 선택된다.
예를들면 열선택선 C2j이 선택되면, 전송 게이트 T4j, T4j+1이 ON되어 RAM부의 열 C4j, C4j+1의 메모리 셀에 데이타가 기입되거나 독출왼다. 이때 열어드레스 A8,…,A1,A0의 하위 2비트 A1, A0의 값에의거하여, DQ버퍼(40)에 의해 데이타선 DQ0, DQ1이 구동된다. 그리고 열선택선 C2j+1이 선택되었을 경우는 DQ 버퍼(40)에 의해 데이타선 DQ2, DQ3가 구동된다.
이상 설명한 바와 같이 1 비트의 리드, 라이트 모드시에는 충방전을 하는 데이타선은 2조로 블록 라이트모드시에 비해 절반으로 할 수 있어 소비전력을 가급적 감소시킬 수 있다.
다음에 본 발명의 제2실시예를 제4도를 참조하여 설명한다. 제2실시예의 반도체 기억 장치는 제1실시예의 반도체 장치와는 부분열디코더(15), DQ 버퍼(40), 열디코더부 CD 및 열선택선 CSLj(j=0,…,511)이 다를 뿐이다. 다음에 이들의 다른 점에 대해 설명한다. 부분열디코더(15)는 열어드레스 A8,…,A1,A0 중하위 2비트 A1,A0이 값 및 블록 라이트 신호 BLW에 의거하여 부분 어드레스 신호 Yj(j=0,·‥,3)를 발생한다. 즉 블록 라이트 모드시, 즉 BL="1"일때에는 부분 어드레스 신호 Yj의 값을 모두 "1"로 하고, 블록라이트 모드 이외의 모드시에는 i를 i=A1·2+AO로 하면, 부분 어드레스 신호 Yi만을 "1"로 하고, 그외의 부분 어드레스 신호 Yj(j≠i)를 "0"으로 하는 것이며, 이러한 구성의 일예가 제5도에 도시되어 있다.
열디코더부 DCD는 128개의 열디코더(CD0,…,CD127)로 이루어져 있으며, 열어드레스(A8,A7,‥·,A0)중하위 2비트를 제외한 부분 어드레스(A8,·‥,A2)에 의거하여 1개의 열디코더 CDj가 선택된다. 그리고, 이 선택된 열디코더 CDj는 부분열디코더(15)의 출력에 의거하여 블록 라이트 모드시에는 4개의 열선택선 CSL4j, CSL4j+1, CSL4j+2, CSL4j+3를선택하며, 그 이외의 모드시에는 4개의 열선택선CSL4j, CSL4j+1, CSL4j+2, CSL4j+3중 하나를 선택한다. 예를들면 블록 라이트 모드 이외의 모드시에는 "1"로 되는부분 어드레스를 Yi로 하면 열선택선 CSL4j+1가 선택된다.
각 열선택선 CSLj(j=0,…,511)는 전송 게이트 트랜지스터 Tj의 게이트에 접속되어 있다.
DQ버퍼(40)는 블록 라이트 모드시에는 4조의 데이타선 DQ0, DQ1, DQ2, DQ3를 구동하고, 그 이외의 모드시에는 열어드레스 A8,···,A0의 하위 2비트치 A1, A0에 의거하여 4조의 데이타선 DQ0, DQ1, DQ2,DQ3 중 1조를 구동한다.
이와 같이 제 2 실시예에 있어서는 블록 라이트 모드 이외의 모드시, 즉 1비트의 리드·라이트 모드시에는1조의 데이타선만이 충방전되어, 소비전력을 가급적 감소시킬 수 있다.
그리고, 상기 제1및 제2실시예에 있어서는 설명을 간단히 하기 위해 입출력 비트수를 1로서 설명했지만 본 발명은 이것으로 국한되는 것은 아니며, 입출력 비트수가 많아지면 많아질수록 소비 전력을 감소시키는효과가 커진다.
그리고 본원 청구 범위의 각 구성 요건에 병기한 도면 참조 부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정시키려는 의도로 병기한 것은 아니다.
이상 기술한 바와 같이 본 발명에 의하면 통상의 1 비트의 리드·라이트 모드시에 소비 전력이 감소된다.

Claims (4)

  1. 블록 모드를 갖는 디코더를 포함하는 반도체 기억 장치에 있어서, 복수의 열선과, 상기 열선에 접속된 복수의 메모리셀(C0∼C511)과 ; 블록 라이트 모드 동안에 기입이 동시에 이루어지는 상기 메모리셀에 대응하는 소정수의 데이타선(DQ0∼DQ3)과, 상기 열선과 이 열선에 대응하는 상기 데이타선간의 인터페이스에서 상기 열선을 상기 데이타선에 선택적으로 접속시키는 접속 수단(T0∼T511)과 ; 상기 블록 라이트모드시에는 상기 복수의 열선 모두를 대응하는 상기 데이타 라인에 접속시키고, 상기 블록 라이트 모드 이외의 모드시에는 상기 복수의 열선중 일부만을 대응하는 상기 데이타선에 접속시키도록 상기 접속수단을 제어하는 접속 제어수단(10,15)을 구비하며, 상기 접속 수단은 상기 열선의 각각에 대해 설치된 스위치이고, 상기 접속 제어 수단은 열어드레스값과 블록 라이트 모드 지정 신호에 따라 상기 접속수단의 개방 및 폐쇄를 제어하기 위한 열디코드 수단을 포항하는 것을 특징으로 하는 반도체 기억 장치.
  2. 제 1항에 있어서, 상기 열디코드 수단은, 열어드레스 버퍼와 ; 상기 열어드레스 버퍼 및 상기 블록 라이트 모드 지정 신호로부터 출력된 어드레스값중의 특정 비트값에 따라 특정 어드레스 신호가 제공되는 때에 모든 열어드레스 버퍼값을 인에이블시키며, 상기 블록 라이트 모드가 지정되지 않을때는 상기 열어드레스 버퍼값 그 자체를 출력하는 부분열디코더와 ; 상기 어드레스 버퍼 및 상기 부분열디코더의 출력에 의거하여 상기 접속수단에 개방/페쇄 신호를 출력하는 열디코더를 포함하는 것을 특징으로 하는 반도체 기억 장치.
  3. 제1항에 있어서, 상기 접속 제어 수단은 상기 블록 라이트 모드 이외의 모드시에 상기 복수의 열선중 일부만을 대응하는 상기 데이타 라인에 접속시키도록 상기 접속 수단을 제어하는 것을 특징으로 하는 반도체 기억 장치.
  4. 제2항에 있어서, 상기 부분열디코더는 한 입력에서 상기 블록 라이트 모드 지정 신호를 공통으로 수신하고 다른 입력에서 상기 어드레스 버포로부터의 특정 비트값을 수신하는 OR수단을 포항하는 것을 특징으로 하는 반도체 기억 장치.
KR1019920013136A 1991-07-24 1992-07-23 반도체 기억장치 KR960006275B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3184810A JPH0528756A (ja) 1991-07-24 1991-07-24 半導体記憶装置
JP91-184810 1991-07-24

Publications (2)

Publication Number Publication Date
KR930003134A KR930003134A (ko) 1993-02-24
KR960006275B1 true KR960006275B1 (ko) 1996-05-13

Family

ID=16159689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013136A KR960006275B1 (ko) 1991-07-24 1992-07-23 반도체 기억장치

Country Status (3)

Country Link
US (1) US5497352A (ko)
JP (1) JPH0528756A (ko)
KR (1) KR960006275B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996027883A1 (fr) * 1995-03-03 1996-09-12 Hitachi, Ltd. Memoire ram dynamique
KR0179097B1 (ko) * 1995-04-07 1999-04-15 김주용 데이타 리드/라이트 방법 및 장치
JP3102330B2 (ja) * 1995-11-24 2000-10-23 日本電気株式会社 半導体メモリ装置
KR100203137B1 (ko) * 1996-06-27 1999-06-15 김영환 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램
DE19727087B4 (de) * 1996-06-27 2004-08-19 Hyundai Electronics Industries Co., Ltd., Ichon Synchroner graphischer Schreib/Lese-Speicher (RAM) mit Blockschreibsteuerfunktion
GB2351584B (en) * 1996-06-27 2001-02-14 Hyundai Electronics Ind Synchronous graphic ram
US5900887A (en) * 1997-05-05 1999-05-04 Neomagic Corp. Multiplexed wide interface to SGRAM on a graphics controller for complex-pattern fills without color and mask registers
US6034914A (en) 1997-10-30 2000-03-07 Kabushiki Kaisha Toahiba Semiconductor memory device having column redundancy function
KR100301039B1 (ko) * 1998-05-14 2001-09-06 윤종용 칼럼선택선신호를제어하여데이터를마스킹하는반도체메모리장치및이의칼럼디코더
US6252819B1 (en) * 2000-05-01 2001-06-26 Sandcraft, Inc. Reduced line select decoder for a memory array

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567578A (en) * 1982-09-08 1986-01-28 Harris Corporation Cache memory flush scheme
US4807189A (en) * 1987-08-05 1989-02-21 Texas Instruments Incorporated Read/write memory having a multiple column select mode
JPH0770212B2 (ja) * 1988-07-19 1995-07-31 日本電気株式会社 半導体メモリ回路
JPH0283892A (ja) * 1988-09-20 1990-03-23 Fujitsu Ltd 半導体記憶装置
US5134589A (en) * 1989-10-30 1992-07-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having a flash write function
JPH07109703B2 (ja) * 1989-11-15 1995-11-22 株式会社東芝 半導体メモリ装置
KR930000869B1 (ko) * 1989-11-30 1993-02-08 삼성전자 주식회사 페이지 소거 가능한 플래쉬형 이이피롬 장치

Also Published As

Publication number Publication date
US5497352A (en) 1996-03-05
KR930003134A (ko) 1993-02-24
JPH0528756A (ja) 1993-02-05

Similar Documents

Publication Publication Date Title
US5862090A (en) Semiconductor memory device having cell array divided into a plurality of cell blocks
US5155705A (en) Semiconductor memory device having flash write function
JP4627103B2 (ja) 半導体記憶装置及びその制御方法
EP0143624B1 (en) Dynamic semiconductor memory device having divided memory cell blocks
JP4569915B2 (ja) 半導体記憶装置
US6240039B1 (en) Semiconductor memory device and driving signal generator therefor
JP3221900B2 (ja) プレチャージ型冗長マルチプレクス動作を有する半導体メモリ
US7035161B2 (en) Semiconductor integrated circuit
US4449207A (en) Byte-wide dynamic RAM with multiplexed internal buses
US4754433A (en) Dynamic ram having multiplexed twin I/O line pairs
US6438667B1 (en) Semiconductor memory and memory system
US4241425A (en) Organization for dynamic random access memory
KR960006275B1 (ko) 반도체 기억장치
US6205069B1 (en) Semiconductor memory device with fast input/output line precharge scheme and method of precharging input/output lines thereof
JPS61160898A (ja) 半導体記憶装置
US5838604A (en) Semiconductor memory device with an increased band width
JP2006147145A (ja) 半導体メモリ装置の配置方法
US6909644B2 (en) Semiconductor memory device
US5168468A (en) Semiconductor memory device with column redundancy
KR20020075212A (ko) 반도체 메모리 장치 및 정보 처리 시스템
KR100271857B1 (ko) 반도체 기억장치
US6603692B2 (en) Semiconductor memory device improving data read-out access
JP2000195266A (ja) 複数のアドレスバッファとカラムプリデコ―ダとの間で共通アドレスバスラインを利用する半導体メモリ素子
US6301187B1 (en) Synchronous type semiconductor memory device permitting reduction in ratio of area occupied by control circuit in chip area
US6160751A (en) Semiconductor memory device allowing efficient column selection

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 17

EXPY Expiration of term